您的位置: 专家智库 > >

北京市教委资助项目(PHRIHLB20090513)

作品数:2 被引量:3H指数:1
相关作者:李哲英张少真凌波更多>>
相关机构:北京联合大学北京交通大学更多>>
发文基金:国家自然科学基金北京市教委资助项目更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇自动化与计算...

主题

  • 1篇定制
  • 1篇数据采集
  • 1篇数据采集接口
  • 1篇全定制
  • 1篇逻辑综合
  • 1篇接口
  • 1篇控制信号
  • 1篇SAR_AD...
  • 1篇USB
  • 1篇VERILO...
  • 1篇ADC
  • 1篇HDL
  • 1篇IP核
  • 1篇采集接口

机构

  • 2篇北京联合大学
  • 2篇北京交通大学

作者

  • 2篇李哲英
  • 1篇张少真
  • 1篇凌波

传媒

  • 2篇北京联合大学...

年份

  • 2篇2011
2 条 记 录,以下是 1-2
排序方式:
应用于SAR ADC中逐次逼近寄存器的设计被引量:3
2011年
逐次逼近寄存器(SAR registers)协调DAC(Digital-to-Analog Converter,数模转换器)和比较器共同工作,完成逐次逼近逻辑,在SAR ADC(Successive approximation A/D Converter,逐次逼近型模数转换器)的设计中非常重要。设计了一个应用于5V单电源电压、采样率为1MSPs、12bits、低功耗SAR ADC中的逐次逼近寄存器。通过比较分析逻辑综合和全定制两种方法,选择了全定制方法来实现逐次逼近寄存器,实现功耗、面积的最佳优化。
张少真李哲英
关键词:逻辑综合全定制控制信号
数据采集接口ADC_USBIP核的设计和验证
2011年
USB接口以其速度快、功耗低、使用方便,为PC外设的数据采集设备提供了很好的支持。ADC_USB IP核是为了实现数据采集器AD与PC之间高效传输数据以及控制而设计的。介绍了USB总线协议和通信原理,重点阐述了ADC_USB IP核关键模块的设计和验证,对USB协议的数据流、传输等进行了深入的分析,用Verilog HDL对IP核RTL级代码进行了编写,在Quartus软件平台上进行了FPGA综合,并在FPGA开发板上调试成功。
凌波李哲英
关键词:USBADCVERILOGHDLIP核
共1页<1>
聚类工具0