西北工业大学研究生创业种子基金(Z2011120)
- 作品数：2 被引量：1H指数：1
- 相关作者：魏廷存高武许望洋段延亮高原更多>>
- 相关机构：西北工业大学更多>>
- 发文基金：西北工业大学研究生创业种子基金国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 用于生物医学成像的多通道流水线数字化电路设计
- 2012年
- 针对生物医学成像中前端读出电路多通道以及要求高速数字化的特点,设计了一个16通道的流水线数字化电路.整个电路由模拟多路选择器、单端转差分电路、8-bit 25Ms/s 1.5bit/stage流水线ADC以及数据输出模块组成.模数转换和数据输出在两相邻时间窗口内采用流水线方式进行.电路采用TSMC 0.18μm mixed signalCMOS工艺实现.电路仿真结果表明,流水线ADC的DNL为-0.62/0.67LSB,INL为-0.39/0.72LSB,SNR为45.99dB,ENOB为6.03bit,该电路能够在两个相邻时间窗口内完成16通道的信号数字化并输出,满足系统设计要求.
- 卢双第高德远魏廷存高武曾蕙明高原
- 关键词：多通道流水线ADC
- 延迟锁相环的Verilog-A精确建模与仿真被引量：1
- 2012年
- 分析了噪声以及器件失配对延迟锁相环的抖动影响,并对延迟锁相环的各模块进行了Verilog-A精确建模和性能仿真。仿真结果表明,器件失配对延迟链中间相输出的抖动影响最大,产生了约50ps的偏移;而噪声对延迟链最后一相输出的抖动影响最大,其peak-to-peak抖动值达到85ps。另外,与电路晶体管级仿真相比,通过Verilog-A建模节省了大量仿真时间,极大地提高了设计效率。
- 许望洋魏廷存高武段延亮
- 关键词：延迟锁相环抖动失配噪声
