国家自然科学基金(60376018)
- 作品数：13 被引量：12H指数：3
- 相关作者：张民选孙彩霞陈跃跃焦永罗桂琼更多>>
- 相关机构：国防科学技术大学中南大学中国人民解放军军事交通学院更多>>
- 发文基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划更多>>
- 相关领域：自动化与计算机技术更多>>
- DWarn+:一种改进的同时多线程处理器取指策略被引量：3
- 2007年
- 同时多线程(SMT,Simultaneous Multithreading)处理器通过每个周期同时运行来自多个线程的指令来提高性能.同时执行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT处理器的总体性能.为了减小L2 cache失效给SMT处理器性能带来的负面影响,许多取指策略被提了出来,DWarn就是其中比较有效的一种.本文在DWarn的基础上进行改进,提出了DWarn+取指策略.模拟结果表明,当同时运行的线程数目不超过4时,无论使用IPC作为度量标准还是使用Hmean作为度量标准,DWarn+都要明显优于DWarn;当同时运行的线程数目大于4时,DWarn+相对于DWarn的提高主要体现在存储器访问密集的工作负载上,而对于所有类型工作负载,DWarn+相对于DWarn的平均提高非常有限.
- 孙彩霞张民选
- 关键词：同时多线程资源分配
- 通用EPIC微处理器中指令控制流水线的研究与实现被引量：1
- 2006年
- 指令控制流水线是在通用EP IC处理器内部专门为指令控制系统设计的一条与执行流水线相互锁步的流水线,用于携带共用信息和全局控制信息.提出了一种在通用EP IC微处理器设计中采用的指令控制流水线技术,介绍了指令控制流水线的具体设计与实现方法.实际应用表明,指令控制流水线技术能够有效降低EP IC微处理器的设计复杂度.
- 蒋江
- 关键词：流水线EPIC微处理器
- 后备栈:一种高效的返回地址栈修复机制
- 2006年
- 当前,大多数高性能微处理器都使用返回地址栈为返回指令提供预测目标地址。而要想获得高的返回地址预测精度,在发生分支误预测后对返回地址栈进行修复是必不可少的。本文首先分析了三种常见的返回地址栈修复机制,提出了一种新的返回地址栈修复机制——后备栈,并详细描述了后备栈机制的逻辑实现和工作原理。最后,本文把后备栈机制和其他三种常见的修复机制进行了比较。在不发生返回地址栈溢出时,使用后备栈机制能够获得100%的返回地址预测精度。
- 孙彩霞唐宏伟张民选
- 基于多个取指优先级的同时多线程处理器取指策略被引量：4
- 2006年
- 同时多线程(SMT,SimultaneousMultithreading)处理器中,同时运行的线程在共享资源的同时也在竞争资源.如果一个发生L2 cache失效的线程长时间占用共享资源,那么会导致其他线程运行速度减慢,甚至会因为缺少资源而停顿下来,从而降低了SMT处理器的总体性能.本文提出了一种基于多个取指优先级的同时多线程取指策略MFP(Multiple Fetch Priorities),用于减少L2 cache失效给处理器性能带来的负面影响.模拟结果表明,无论使用IPC作为度量标准还是使用Hmean作为度量标准,对于所有类型的工作负载,尤其是存储器访问密集的工作负载,MFP都要优于现有的其他取指策略.此外,对于不同的取指策略,MFP表现出不同程度的提升.相对于PDG的提升最明显,平均IPC以及平均Hmean分别提高了19.2%和27.7%.
- 孙彩霞张民选
- 关键词：同时多线程取指策略资源分配
- CPU系统级验证平台的研究与实现被引量：1
- 2006年
- 随着CPU设计尺寸和设计复杂度的不断增加,功能验证已经成为整个设计过程中的严重瓶颈,文章回顾了系统级验证的一些技术,针对我们设计的64位CPU系统级验证,设计了CPU系统级自动化验证平台.实用表明,该平台简化了验证流程,提高了验证效率.
- 罗桂琼
- 关键词：系统级验证
- "前导零预测——并行修正"算法中错误的分析和修正
- 2007年
- 前导零预测(又称前导-预测)逻辑电路是提高浮点加法器性能的关键.Bruguera和Tomas Lang提出了一种并行修正的算法.该算法结构清晰,且能减少预测的延时.但是该算法存在一个设计失误从而将导致错误的结果.于是分析了错误形成的原因,改进了算法并证明了改进的正确性.
- 凌智强谈民曾献君
- PIPO:一种基于网络处理器的新型多通道报文缓冲调度机制
- 2007年
- 随着链路速度的增加,为避免拥塞所导致的报文丢失,网络处理器需使用大容量、高带宽的多通道报文缓冲存储器.如何高效利用多通道报文缓冲存储器的带宽成为网络处理器设计的一个重要问题.在分析网络处理器中报文缓冲特点的基础上,提出了一种流水输入/并行输出(PIPO)的新型多通道报文缓冲调度机制,采用流水输入调度技术处理输入端的写请求序列,采用并行输出调度技术调度输出端的读请求序列,同时采用存储访问策略优化输入/输出端的访存效率.通过模拟实验与传统的FCFS调度方法相比较,PIPO调度方法具有更高的带宽利用率和更低的瞬时带宽抖动.
- 张晓明孙志刚张民选
- 关键词：网络处理器报文缓冲
- 面向单线程应用的数据预取技术研究
- 2007年
- 多线程处理器的推广受限于应用,目前大部分应用尤其是桌面应用都是单线程程序,不能充分利用多线程处理器提供的多个现场,并行执行以提高速度.使用空闲现场加速单线程应用是目前研究的一个热点,研究主要集中在提高传统串行应用存储访问的效率和分支预测的精度.在基于线程的数据预取方法TDP中,数据预取线程是从主线程的执行踪迹中提取的,它们使用空闲的现场,和主线程并行执行.由于数据预取线程仅仅包括和预取相关的指令,它们比主线程执行要快,可以在主线程需要数据之前,把数据取到离处理器更近的存储层次.基于线程的数据预取方法能够有效地解决传统数据预取方法难以处理的诸多问题,如不规则内存访问模式.研究控制相关对TDP的影响,具体分析使用错误前瞻的数据预取方法:通过在预取线程中加入分支指令,并用它们控制预取线程的执行过程.通过研究发现,在某些情况下即使控制前瞻已经被证实是错误的,继续执行预取线程可以获得更好的预取效果.模拟结果显示,使用错误前瞻可以获得5%的性能提升.
- 欧国东张民选
- 关键词：多线程处理器数据预取
- 使用取指策略控制同时多线程处理器中个体线程的性能被引量：4
- 2008年
- 当前,对同时多线程(Si multaneous Multithreading,SMT)处理器取指策略的研究大都集中在总体性能的优化上.文中提出一种新颖的SMT处理器取指策略(Controlling Performance of Individual Thread,CPIT),用于控制个体线程的执行.结果表明,对于模拟的所有负载,CPIT在94%以上的情况下都能保证受控线程获得期望性能.而对于失败的情况,受控线程的平均性能偏差不超过1.25%.此外,CPIT策略对处理器总体性能的影响并不大.与ICOUNT这种以优化性能为目标的取指策略相比,总体性能的平均降低不超过3%,而除受控线程外的其他线程的性能平均只降低了1.75%.
- 孙彩霞张民选
- 关键词：同时多线程取指策略资源分配
- 复合分支预测中选择算法的研究被引量：1
- 2005年
- 随着高性能微处理器的流水线越来越深,分支预测的精度不够高已经成为制约微处理器性能进一步提高的瓶颈。由于一种分支预测方式总会有一些缺陷,所以复合分支预测方式就被提出来。也就是利用几种分支预测方式同时进行预测,再基于某种选择算法选择采用哪一种预测方式的结果。基于这种复合分支预测方式,提出了几种新的选择算法实现。
- 焦永陈跃跃
- 关键词：汉明距离
