国防科技技术预先研究基金(51308040103)
- 作品数：9 被引量：22H指数：3
- 相关作者：刘红侠栾苏珍贾仁需周清军吴笑峰更多>>
- 相关机构：西安电子科技大学更多>>
- 发文基金：国家自然科学基金国防科技技术预先研究基金西安应用材料创新基金更多>>
- 相关领域：电子电信理学更多>>
- 用于流水线ADC的预运放-锁存比较器的分析与设计被引量：2
- 2008年
- 提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8 V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.
- 吴笑峰刘红侠石立春周清军胡仕刚匡潜玮
- 关键词：流水线ADC
- 纳米尺度全耗尽SOI MOSFET阈值电压的修正模型
- 2007年
- 针对纳米器件中出现的量子化效应,考虑了薄层全耗尽SOI MOSFET沟道反型层电子的量子化,研究了反型层量子化效应对阈值电压的影响。结果表明,沟道反型层的量子化效应导致阈值电压增大,推导并给出了纳米尺度全耗尽SOI MOSFET的阈值电压修正模型。
- 王瑾刘红侠栾苏珍
- 关键词：SOI量子效应阈值电压反型层
- 嵌入式SRAM的优化修复方法及应用被引量：4
- 2008年
- 为了提高SRAM的成品率并降低其功耗,提出一种优化的SRAM.通过增加的冗余逻辑及电熔丝盒来代替SRAM中的错误单元,以提高其成品率;通过引入电源开启或关闭状态及隔离逻辑降低其功耗.利用二项分布计算最佳冗余逻辑,引入成品率边界因子判定冗余逻辑的经济性.将优化的SRAM64K×32应用到SoC中,并对SRAM64K×32的测试方法进行了讨论.该SoC经90 nm CMOS工艺成功流片,芯片面积为5.6 mm×5.6 mm,功耗为1997 mW.测试结果表明:优化的SRAM64K×32在每个晶圆上的成品率提高了9.267%,功耗降低了17.301%.
- 周清军刘红侠吴笑峰王江安胡仕刚
- 关键词：低功耗
- 动态应力下超薄栅氧化层经时击穿的可靠性评价被引量：4
- 2008年
- 实验发现动态电压应力条件下,由于栅氧化层很薄,高电平应力时间内隧穿入氧化层的电子与陷落在氧化层中的空穴复合产生中性电子陷阱,中性电子陷阱辅助电子隧穿.由于每个周期的高电平时间较短(远远低于电荷的复合时间),隧穿到氧化层的电子很少,同时低电平应力时间内一部分电荷退陷,形成的中性电子陷阱更少.随着应力时间的累积,中性电子陷阱达到某个临界值,栅氧化层突然击穿.高电平时形成的陷阱较少和低电平时一部分电荷退陷,使得器件的寿命提高.
- 栾苏珍刘红侠贾仁需
- 关键词：超薄栅氧化层经时击穿
- 高k介质异质栅全耗尽SOI MOSFET二维解析模型被引量：7
- 2008年
- 为了研究高介电常数(高k)栅介质材料异质栅中绝缘衬底上的硅和金属-氧化物-硅场效应晶体管的短沟道效应,为新结构器件建立了全耗尽条件下表面势和阈值电压的二维解析模型.模型中考虑了各种主要因素的影响,包括不同介电常数材料的影响,栅金属长度及其功函数变化的影响,不同漏电压对短沟道效应的影响.结果表明,沟道表面势中引入了阶梯分布,因此源端电场较强;同时漏电压引起的电势变化可以被屏蔽,抑制短沟道效应.栅介电常数增大,也可以较好的抑制短沟道效应.解析模型与数值模拟软件ISE所得结果高度吻合.
- 栾苏珍刘红侠贾仁需蔡乃琼
- 关键词：异质栅解析模型
- SRAM的高成品率优化设计技术被引量：1
- 2008年
- 提出了一种嵌入式SRAM的高成品率优化方法:通过增加冗余逻辑和电熔丝盒来代替SRAM中的错误单元。利用二项分布计算最大概率缺陷字数,从而求出最佳冗余逻辑。将优化的SR SRAM64 K×32应用到SoC中,并对SR SRAM64K×32的测试方法进行了讨论。该SoC经90 nm CMOS工艺成功流片,芯片面积为5.6 mm×5.6 mm,功耗为1997 mW。测试结果表明:优化的SR SRAM64 K×32在每个晶圆上的成品数增加了191个,其成品率提高了13.255%。
- 周清军刘红侠吴笑峰陈炽
- 关键词：成品率
- 90nm CMOS工艺SRAM的优化及应用(英文)
- 2008年
- 提出了一种优化的SRAM,它的功耗较低而且能够自我修复.为了提高每个晶圆上的SRAM成品率,给SRAM增加冗余逻辑和E-FUSE box从而构成SR SRAM.为了降低功耗,将电源开启/关闭状态及隔离逻辑引入SR SRAM从而构成LPSR SRAM.将优化的LPSR SRAM64K×32应用到SoC中,并对LPSR SRAM64K×32的测试方法进行了讨论.该SoC经90nm CMOS工艺成功流片,芯片面积为5.6mm×5.6 mm,功耗为1997mW.测试结果表明:LPSR SRAM64K×32功耗降低了17.301 %,每个晶圆上的LPSRSRAM64K×32成品率提高了13.255 %.
- 周清军刘红侠
- 异质栅非对称Halo SOI MOSFET亚阈值电流模型被引量：2
- 2008年
- 在沟道源端一侧引入高掺杂Halo结构的异质栅SOI MOSFET,可以有效降低亚阈值电流.通过求解二维泊松方程,为该器件建立了亚阈值条件下的表面势模型.利用常规漂移-扩散理论,在表面势模型的基础上,推导出新结构器件的亚阈值电流模型.为了求解简单,文中给出了一种分段近似方法,从而得到表面势的解析表达式.结果表明,所得到的表面势解析表达式和确切解的结果高度吻合.二维器件数值模拟器ISE验证了通过表面势解析表达式得到的亚阈值电流模型,在亚阈值区二者所得结果吻合得很好.
- 栾苏珍刘红侠贾仁需王瑾
- 关键词：异质栅SOI亚阈值电流二维解析模型
- 考虑量子效应的超薄体双栅肖特基源漏MOSFET电流解析模型(英文)被引量：2
- 2008年
- 推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用三角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好.
- 栾苏珍刘红侠贾仁需蔡乃琼王瑾匡潜玮
- 关键词：肖特基势垒量子效应电子密度
