上海市科学技术委员会资助项目(06SA14)
- 作品数：14 被引量：35H指数：4
- 相关作者：赖宗声张润曦陈磊景为平陈子晏更多>>
- 相关机构：华东师范大学南通大学更多>>
- 发文基金：上海市科学技术委员会资助项目上海市教育委员会重点学科基金上海市国际科技合作基金更多>>
- 相关领域：电子电信电气工程更多>>
- 单片UHF RFID阅读器中VCO及其预分频器设计被引量：2
- 2008年
- 提出了一种应用于860～960MHz UHF波段单片射频识别(RFID)阅读器的低相位噪声CMOS压控振荡器(VCO)及其预分频电路。VCO采用LC互补交叉耦合结构,利用对称滤波技术改善相位噪声性能,预分频电路采用注入锁定技术,用环形振荡结构获得了较宽的频率锁定范围。电路采用UMC0.18μm CMOS工艺实现,测试结果表明:VCO输出信号频率范围为1.283～2.557GHz,预分频电路的频率锁定范围为66.35%,输出四相正交信号。芯片面积约为1mm×1mm,当PLL输出信号频率为895.5MHz时,测得其相位噪声为-132.25dBc/Hz@3MHz,电源电压3.3V时,电路消耗总电流为8mA。
- 陈子晏谢传文陈磊马和良张润曦赖宗声景为平
- 关键词：低相位噪声阅读器压控振荡器
- 基于802.11a/b/g WLAN接收机前端的射频集成压控振荡器设计被引量：3
- 2008年
- 为了满足WLAN接收机前端要求,设计了一种基于IEEE 802.11 a/b/g协议的RF零中频接收机第一本振3.846GHz压控振荡器.该振荡器采用TSMC0.25μm RFCMOS工艺实现,利用Hajimiri相位噪声模型对结构进行了优化,具有低相位噪声的特性.通过Cadence Spectre仿真,结果表明文中设计的3.846GHz压控振荡器功耗为10mW,1MHz和3MHz载频处的相位噪声分别为-120dBc/Hz和-131dBc/Hz,调谐电压Vtune在0~2.5V之间变化时,频率可调范围为600MHz,其性能完全符合IEEE 802.1l a/b/g协议的要求.
- 陈磊马和良赖宗声景为平
- 关键词：射频集成电路相位噪声
- 一种带输出缓冲的低温度系数带隙基准电路被引量：6
- 2008年
- 基于TSMC0.18μm标准CMOS标准工艺，提出了一种低温度系数，宽温度范围的带隙基准电压电路，该电路具有高电源抑制比，启动快及宽电源电压工作区域的优点，由于具备输出缓冲，可提供较低的输出阻抗及较高的电流负载能力。电路在-40℃到＋110℃的温度变化范围内，基准电压为2.3020V±0.0015V，温度系数仅为7.25×10^-6/℃（-40℃到＋110℃时），PSRR为64dB（11kHz处），电源电压变化范围为1.6-4.3V，输出噪声为5.018μV/√Hz（1kHz处）。
- 陈磊李萌张润曦赖宗声俞建国
- 关键词：带隙基准低温度系数电源抑制比压控振荡器
- 一种用于单片UHF RFID阅读器中的低相位噪声LC VCO设计
- 2008年
- 介绍了一种适用于UHF RFID(Radio Frequency Identification)阅读器的低相位噪声压控振荡器(VCO)电路。通过在传统的VCO电路中加入抑制电源噪声的regulator并在共模端加入平衡滤波电路对尾电流源的二次谐波分量进行抑制来降低1/f3区域的相位噪声,同时选取合适的电感值及其Q值使得VCO在1/f2区域也能获得较佳的相位噪声性能。同时,文中给出了本设计中使用的低噪声基准源电路。整个电路采用UMC0.18μm MM/RF CMOS工艺实现,仿真与测试结果显示所提出的VCO结构和传统VCO相比几乎在所有区域内对相噪声均有5dB的改善。本设计使用的电源电压为3.3V,VCO中心频率为1.8GHz,调谐范围约为11%,频偏1MHz处相位噪声约为-127dBc/Hz,总电流约为7.2mA。
- 谢传文陈磊陈子晏李萌张润曦赖宗声
- 关键词：超高频射频识别单片集成阅读器低相位噪声
- 433MHz ASK接收机中低噪声放大器的设计被引量：1
- 2008年
- 采用UMC0.18μm标准CMOS工艺设计了一款433MHz ASK接收机中的LNA电路,采用差分带源极负反馈的共源共栅结构,实现单输入双输出,与混频器级联时,避免了使用外接平衡转换器。测试结果表明,该放大器的噪声系数为1.65dB,增益则达到了18.2dB,因此将很大程度上提高了整个接收机的噪声性能。同时输入输出匹配分别达到了-28dB和-24dB,IIP3也达到了-9.8dBm,在1.8V的电源电压下,功耗为6.5mW。芯片的尺寸为0.6mm×0.9mm。
- 马和良陈元盈沈怿皓张润曦俞建国赖宗声
- 关键词：低噪声放大器CMOS噪声系数增益
- 单片UHF RFID阅读器中频率综合器的研究
- 2009年
- 根据EPC global C1G2射频协议要求以及我国的射频识别协议草案,提出了一种应用于860~960 MHz UHF波段单片射频识别(RFID)阅读器的3阶II型电荷泵锁相环(CPPLL)频率综合器,其输入参考频率为250 kHz。电路采用MOSIS IBM 0.18μm RF/MM CMOS工艺,仿真结果表明:锁相环输出频率范围为760 MHz^1.12 GHz,锁相环输出频率为900 MHz时,相位噪声为-113.1 dBc/Hz@250 kHz,-120.4 dBc/Hz@500 kHz。电源电压3.3 V,消耗总电流9.4 mA。
- 陈子晏张润曦石春琦陈磊马和良赖宗声景为平
- 关键词：频率综合器电荷泵锁相环阅读器超高频射频识别
- 基于MATLAB的新型Pipeline ADC的建模和仿真被引量：4
- 2008年
- 在MATLAB/Simulink的平台上,设计并实现了一种新的10bit Pipeline ADC的系统仿真模型。针对2bit,共9级的结构的精度不足以及4bit首级结构的功耗较大的特点,提出了一种首级3bit,共8级的结构。这种结构可以实现精度和功耗的平衡。经过系统仿真,在输入信号为10MHz,采样时钟频率为40MHz时,系统最大的SNR=60.6dB,SFDR=82.177dB。创建的系统模型可为ADC系统中的误差和静态特性研究提供借鉴。
- 李萌张润曦陈磊沈佳铭陈文斌赖宗声
- 关键词：增益误差
- 基于0.18μm CMOS工艺的2.4/5.2GHz双频段LNA的设计被引量：2
- 2007年
- 采用0.18μm CMOS工艺,实现了双频段低噪声放大器设计.通过射频选择开关,电路可以分别工作在无线局域网标准802.11g规定的2.4 GHz和802.11a规定的5.2 GHz频段.该低噪声放大器为共源共栅结构,设计中采用了噪声阻抗和输入阻抗同时匹配的噪声优化技术.电路仿真结果表明:在2.4 GHz频段电路线性增益为15.4 dB,噪声系数为2.3 dB,1 dB压缩点为-12.5 dBm,IIP3为-4.7 dBm;5.2 GHz频段线性增益为12.5 dB,噪声系数为2.9 dB,1 dB压缩点为-11.3dBm,IIP3为-5.5 dBm.
- 景一欧李勇赖宗声孙玲景为平
- 关键词：低噪声放大器双频段射频开关阻抗匹配
- 一个基于扫描方法的DFT设计与实现被引量：2
- 2008年
- DFT技术已经成为集成电路设计的一个重要组成部分.详细介绍了基于扫描测试的DFT原理和实现步骤,并对一个32位FIFO存储器电路实例进行扫描设计.根据扫描链的特点和电路多时钟域问题,采用了三种设计方案,整个流程包括了行为级Verilog代码的修改、扫描设计综合以及自动测试模板产生(ATPG).对不同的设计方案给出了相应的故障覆盖率,并对生成的模板进行压缩优化,减少了测试仿真时间.最后分析了导致故障覆盖率不同的一些因素和设计中的综合考虑.
- 张炜杰陈亦灏沈怿皓赖宗声段春丽
- 关键词：可测性设计扫描测试扫描链
- 433MHz ASK接收机射频前端版图设计被引量：5
- 2007年
- 设计了一款433 MHz ASK接收器射频前端电路(包括低噪声放大器和混频器)的版图。射频段电路对寄生效应特别敏感,设计对版图的复杂程度、面积以及由版图造成的寄生进行折中,最大程度地降低寄生对电路的影响。针对低噪声放大器电路对噪声以及混频器电路对于对称性的高要求,着重阐述了设计中对噪声的处理和实现对称性的方法。采用UMC 0.18μm工艺库进行设计和流片。将后仿真及流片测试结果与前仿真结果进行对比,得出该设计能够较好地维持原电路性能,满足系统设计要求。
- 吴岳婷张润曦沈怿皓陈元盈周灏赖宗声
- 关键词：射频前端版图保护环
