公共文化服务平台

共 9 条记录，以下是 1-8

全选清除导出

排序方式：

多约束下寻找关键门的门替换技术缓解电路的NBTI效应: 2018年; 随着晶体管特征尺寸的不断减小,威胁数字电路可靠性的一个重要因素是负偏置温度不稳定性。为了缓解NBTI效应对电路产生的老化影响,文中提出时延约束、路径约束和考虑非门的可防护性约束的多约束下,通过计算门的影响因数的大小来寻找定位关键门集合,用门替换的方法来防护关键门。通过实验进行证明,文中提出的方法不仅识别出的关键门数量少,且更加精准,老化的时延改善率更高。; 周瑞云易茂祥黄正峰; 关键词：时延约束

考虑NBTI空穴俘获释放机制的组合逻辑门延迟预测: 2014年; 随着集成电路工艺尺寸下降到纳米级,负偏置温度不稳定性(NBTI)成为影响电路可靠性的首要老化效应.精确的老化预测模型是节省防护开销的重要前提.针对已有反应扩散机制下阈值电压变化预测模型存在的预测偏差问题,本文分析了NBTI空穴俘获释放机制下阈值电压变化模型,提出了新的组合逻辑门传输延迟预测模型(TDDP),达到了更精确预测数字电路老化的目的,为老化防护提供了更优的参考模型.实验结果表明,针对设置时序余量的老化防护方法,在保证10年等值生命周期可靠性的前提下,参考TDDP模型比参考已有的RD延迟模型减少平均17.8%的时序余量开销.; 李军梁华国许达文靳松

基于时-空冗余的集成电路老化失效防护方法被引量：10: 2013年; 集成电路工艺水平进入深亚微米时代后,电路老化效应已成为威胁电路可靠性的新挑战。对电路老化导致的电路失效防护问题进行研究,提出了一种基于时-空冗余技术的失效防护方法。该方法根据老化的行为特征,通过冗余的时序单元对数据路径进行加固,并采用多时钟技术控制时序单元的采样过程。当电路出现因老化导致的时序错误时,通过冗余时序单元的二次采样纠正电路错误信号;同时,统一调整电路的时钟相位,保证每条数据路径都满足时序要求,防止电路失效的发生。方法在ISCAS'89基准电路中进行了测试。实验数据表明:在冗余时钟相位差达到时钟周期的20%时,该方法可以有效的将电路的平均故障间隔时间(MTTF)提高1倍以上。; 严鲁明梁华国黄正峰; 关键词：可靠性

A FAULT DETECTION SENSOR FOR CIRCUIT AGING USING DOUBLE-EDGE-TRIGGERED FLIP-FLOP被引量：1: 2013年; In nanoscale technology, transistor aging is one of the most critical problems that impact on the reliability of circuits. Aging sensor is a good online way to detect the circuit aging, which performs during the operating time with no influence of the normal operation of circuits. In this paper, a Double-edge-triggered Detection Sensor for circuit Aging (DSDA) is proposed, which employs data signal of logic circuits as its clock to control the sampling process. The simulation is done by Hspice using 45 nm technology. The results show that this technique is not sensitive to the process variations. The worst case of the detection precision is more than 80% under the different process variations. It can detect aging fault effectively with the 8% power cost and 30% performance cost.; Yan LumingLiang HuaguoHuang ZhengfengLiu Yanbin; 关键词：检测传感器 HSPICE 传感器电路

NoC架构下异构IP核的并行测试方法被引量：8: 2013年; NoC(Network-on-Chip)中的异构IP核互连架构导致其测试应用时间过长,并行测试技术成为解决这个问题的最佳方案.本文提出了基于NoC架构的异构IP核并行测试方案,实现了异构IP核的高效并行测试.首先利用折叠分区方法将网络分区,提高测试传输并行性,然后通过顺序移位匹配算法将各异构IP核的测试集进行合并,实现测试集的精简和同构化,最后以多播方式将测试数据注入到网络中,实现测试应用的并行.实验结果显示,相比于文献[13,14],本文方法的测试时间减少了17.6%-40.47%,且实现简单.; 欧阳一鸣贺超梁华国黄正峰谢涛; 关键词：片上网络并行测试同构化

基于工控机的负压控制系统设计与实现被引量：5: 2018年; 氧气监控器作为机载供氧系统的关键设备,其稳定性与可靠性非常重要,需要在其投入使用前进行严格的测试。目前氧气监控器的主要测试方法是手动测试,由于该方法存在着效率低、精度差等缺点,文章设计了一种能够为氧气监控器自动化测试提供模拟高空环境的负压控制系统,介绍了负压控制系统的结构,分析了以脉冲宽度调制(pulse width modulation,PWM)技术控制高速开关阀的方式进行负压控制的原理。并以嵌入式工控机作为控制系统核心,设计了一种能够准确快速模拟负压环境的负压舱、高速开关阀驱动电路、电源电路等。实验结果表明,该负压控制系统具有精确、高效、可靠、自动化等特性,能满足氧气监控器的测试要求。; 黄安全梁华国胡必君; 关键词：工控机脉冲宽度调制高速开关阀

电路抗老化设计中基于门优先的关键门定位方法被引量：2: 2017年; 随着CMOS工艺尺寸不断缩小,尤其在65nm及以下的CMOS工艺中,负偏置温度不稳定性(NBTI)已经成为影响CMOS器件可靠性的关键因素。提出了一种基于门优先的关键门定位方法,它基于NBTI的静态时序分析框架,以电路中老化严重的路径集合内的逻辑门为优先,同时考虑了门与路径间的相关性,以共同定位关键门。在45nm CMOS工艺下对ISCAS基准电路进行实验,结果表明:与同类方法比较,在相同实验环境的条件下,该方法不仅定位关键门的数量更少,而且对关键路径的时延改善率更高,有效地减少了设计开销。; 范磊梁华国易茂祥朱炯郑旭光; 关键词：抗老化静态时序分析

基于时间数字转换的硅通孔绑定前测试方法: 2017年; 硅通孔中的缺陷不仅会导致硅通孔网络中传输延迟变化,也会引起对故障更为敏感的跳变延迟波动.本文基于时间数字转换原理提出一种非侵入式、皮秒级精度的绑定前硅通孔测试方法来检测电阻开路故障和泄漏故障.把硅通孔看作是驱动门的容性负载,遍历环状缩减单元的脉冲将会一直被缩减,直到该脉冲消失.将脉冲的缩减量数字化成一个数字码并与预期无故障信号的数字码进行比较.使用HSPICE在45 nm CMOS集成电路工艺库下模拟故障检测实验.实验结果表明本文方案能够检测到0.2 k?以上的电阻开路故障和等效泄漏电阻40 M?以下的泄漏故障.与现有方案相比,本文方案测试精度可以达到皮秒级,具有更大的故障检测范围以及质量分级能力,对初始输入信号频率或测试时钟信号频率无严格限制,可测试性设计面积开销相比于晶片面积可以忽略不计.; 常郝周万怀赵涛殷仕淑; 关键词：可测试性设计内建自测试三维集成电路

全选清除导出

共1页<1>

国家自然科学基金(61274036)