您的位置： 专家智库 > >

国家科技重大专项(2011ZX01034-001-001)

作品数：2 被引量：1H指数：1
相关作者：王聪刘鸣曹华敏陈虹郑翔更多>>
相关机构：清华大学更多>>
发文基金：国家自然科学基金国家科技重大专项更多>>
相关领域：电子电信更多>>

文献类型

  • 2篇中文期刊文章

领域

  • 2篇电子电信

主题

  • 2篇编译器
  • 1篇译码
  • 1篇阵列
  • 1篇随机存取
  • 1篇随机存取存储...
  • 1篇通用嵌入式
  • 1篇嵌入式
  • 1篇灵敏放大器
  • 1篇静态随机存取...
  • 1篇SRAM
  • 1篇IP核
  • 1篇存储器
  • 1篇存取

机构

  • 2篇清华大学

作者

  • 2篇郑翔
  • 2篇陈虹
  • 2篇曹华敏
  • 2篇刘鸣
  • 2篇王聪
  • 1篇王志华
  • 1篇高志强

传媒

  • 2篇微电子学

年份

  • 2篇2013
共 2 条 记 录，以下是 1-2
全选 清除 导出
排序方式：
通用嵌入式SRAM编译器的设计与实现
2013年
介绍了一种适用于多厂商、多种工艺和电路结构的嵌入式SRAM IP核编译器设计方法,该方法使编译器的设计复杂度降低30%以上。专用版图处理工具LayoutBuilder能自动完成版图拼接、打孔、画线、添加端口和生成GDSII版图文件等。专用网表处理工具NetlistBuilder仅用三个函数即可完成网表的生成,同时,该工具还内嵌自动检查端口数目和对齐方式、自动检查内部浮空节点和自动检查浮空端口等功能。介绍了一种编译器验证流程和时序与功耗文件的生成方法。用这个方法开发了针对2种工艺、3种电路结构的8个编译器。对编译器生成的IP核进行了流片验证。结果表明,该方法可以生成满足不同要求的SRAM IP核。
王聪刘鸣陈虹郑翔曹华敏高志强
关键词：静态随机存取存储器IP核编译器
适用于编译器的高速SRAM阵列及外围设计被引量：1
2013年
SRAM编译器一般需要配置具有各种字宽、各种容量的SRAM。针对这种需求,SRAM阵列和外围电路需要设计成具有可配置性、可复用性的结构。使用0.525μm2的6管存储单元,采用阵列划分、两级译码和具有本地时序的灵敏放大器,实现了适用于编译器的高速SRAM设计。基于SMIC 65nm CMOS工艺,对512kb的SRAM进行流片验证。测试结果表明,该SRAM在1.2V工作电压下可实现1.06ns的高速访问时间。
曹华敏刘鸣陈虹郑翔王聪王志华
关键词：SRAM灵敏放大器编译器
全选 清除 导出
共1页<1>
聚类工具0