国家自然科学基金(90207001)
- 作品数:27 被引量:86H指数:6
- 相关作者:杨华中吴晓波汪蕙严晓浪陈志强更多>>
- 相关机构:清华大学浙江大学意法半导体(ST)集团更多>>
- 发文基金:国家自然科学基金国家高技术研究发展计划浙江省自然科学基金更多>>
- 相关领域:电子电信自动化与计算机技术电气工程更多>>
- 门控时钟单元IP核设计
- 2009年
- 门控时钟是VLSI设计中降低功耗的一种主要技术,将门控时钟设计为一个独立的IP,可以降低设计的复杂性。在对门控时钟的基本工作原理和结构分析的基础上,本文给出了将门控时钟单元电路设计为一个独立IP核的设计流程,并生成了系统物理设计和验证阶段所需要的库文件。设计结果已成功地应用于高性能、低功耗嵌入式CPU的设计。
- 陈志强潘兰芳韩安太吴秀山
- 关键词:IP核低功耗静态时序分析
- 基于GSAA算法的组合电路最大功耗估计方法被引量:2
- 2005年
- 最大功耗估计问题是一个NP难题。提出的方法利用遗传模拟退火算法(GSAA)在整个解空间快速搜索问题的最优解,实现组合电路最大功耗的快速、精确估计。仿真结果表明,提出的方法比基于遗传算法(GA)的估计方法在估算精度和收敛速度上都有提高,适合于大规模组合电路最大功耗的估计。
- 陈志强吴晓波严晓浪
- 关键词:最大功耗估计遗传模拟退火算法遗传算法
- 降低泄漏电流的细粒度休眠晶体管插入法(英文)
- 2006年
- 首先给出一种泄漏电流和延时的简化模型,并且在此基础上提出了一种降低泄漏电流的细粒度休眠晶体管插入法.该方法的核心是利用混合整数线性规划方法同时确定插入细粒度休眠晶体管的位置和尺寸.从实验结果可以发现,由于这种方法更好地利用了电路中的延时余量,所以在电路性能不受影响的情况下可以减小79.75%的泄漏电流;并且在一定范围内放宽电路的延时约束可以更大幅度地降低泄漏电流.与传统的固定放宽延时约束的方法相比较,当延时约束放宽7%时,这种方法可以节约74.79%的面积.
- 杨华中汪玉林海罗嵘汪蕙
- 关键词:泄漏电流细粒度
- 一个应用于PHS系统的低噪声低功耗全数控LC振荡器
- 2007年
- 针对PHS通信系统,综合采用了反型数控MOS变容管、数控MOS变容管单元矩阵、动态元素匹配、流水线MASHΣΔ调制器等多项旨在提高新型全数控LC振荡器(DCO)性能的电路技术,在SMIC0.18μmCMOS工艺下设计了一种低噪声低功耗的DCO.经测试得到,该DCO的中心振荡频率为3.1GHz,频率调节范围为120MHz,电源电压为1.8V,电流为2.8mA.当振荡在3.1GHz时,该DCO输出信号在100kHz与1.2MHz频偏处的相位噪声分别为-102.3和-122.6dBc/Hz.测试结果表明,该DCO与国际上DCO设计的最新水平相比,在相位噪声与功耗等方面具有较高的优势.
- 王少华于光明刘勇攀杨华中
- 关键词:CMOS集成电路相位噪声
- 一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器被引量:4
- 2008年
- 通过比较两种常用的运算放大器结构,提出了一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器结构,并在Chartered公司的0.35μm互补型金属氧化物半导体工艺下完成了该放大器的设计.仿真结果表明,放大器的直流增益为77 dB,单位增益带宽为36 MHz,相位裕度为48,°可满足低频高分辨率Sigma-Delta调制器的设计要求.
- 龚菲吴晓波
- 关键词:低压低功耗SIGMA-DELTA调制器运算放大器
- CMOS射频功率放大器的设计方法被引量:6
- 2006年
- 使用主流的CMOS工艺设计高效率、高增益和一定输出功率的射频功率放大器仍然是无线通信片上系统面临的主要挑战之一。本文简述了CMOS射频功率放大器的研究热点和设计难点,重点讨论了负载线匹配、线性区扩展和功率效率增强等关键技术,并提出了一种改进型的包络消除与恢复(EER)的线性扩展法,能满足宽带通信系统的功率放大需要。
- 支传德杨华中汪蕙
- 关键词:CMOS射频功率放大器
- 一种高速高精度采样/保持电路被引量:8
- 2007年
- 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能.
- 杨斌殷秀梅杨华中
- 关键词:自举开关
- 负阻负载和复制运放增益增强技术相结合的低电压低功耗高增益端到端输出范围运算放大器(英文)被引量:2
- 2006年
- 设计了一种低电压低功耗高增益端到端运算放大器.为了提高运放的直流增益,采用了复制运放增益增强技术,这种技术的特点是在提高增益的同时不影响输出摆幅,非常适合低电压场合.该运放采用0·18μm标准CMOS工艺,工作电压为1V.仿真结果表明,在5pF负载电容下所获得运放的直流增益达到65·9dB,增益带宽积为70·28MHz ,相位裕度为50°,静态功耗为156·7μW.
- 刘爱荣杨华中
- 关键词:低电压低功耗
- 一种热感集成电路功耗模型及其对动态电压调整技术的影响(英文)被引量:2
- 2007年
- 提出了一种新型热感功耗模型,该模型能够准确估计出电压调整情况下的功耗和温度.实验结果表明如果忽略热效应,泄漏功耗将会被低估最高达52%.使用电压调整技术对电路的能量消耗和温度进行协同优化时,两者具有不一致的优化方向.温度是未来集成电路发展的一个重要限制因素,而温度优化方法可以降低电路温度最高达12℃,同时其能耗的增长低于最优解的1.8%.
- 刘勇攀杨华中汪蕙
- 关键词:CMOS集成电路功耗模型动态电压调整
- 低功耗∑△调制器系统设计与研究被引量:1
- 2007年
- 详细介绍了∑△调制器系统级低功耗设计的步骤和考虑因素。分析和比较了开关电容、连续时间、开关运放、开关RC等∑△调制器的实现方式。分析了调制器阶数与过采样率在低功耗设计中的折衷性问题。在具体的实现结构方面,比较了前馈和反馈两种结构,并介绍了通过增加反馈支路进行零点优化从而提高信噪比的方法。最后考虑∑△调制器比较重要的非理想因素,比如各类噪声、运算放大器的有限增益、有限增益带宽积、有限压摆率、饱和电压、时钟抖动等。并介绍了如何根据这些非理想因素计算得出系统中各个模块的最低性能指标,从而得到满足系统设计要求的最低功耗。以一个实际的项目为例,探讨了进行实际设计时的考虑因素与选择依据。
- 朱恒芳姚舜吴晓波
- 关键词:∑△调制器系统设计低功耗