您的位置： 专家智库 > >

湖南省自然科学基金(12JJ4064)

作品数：10 被引量：16H指数：2
相关作者：谢亮金湘亮王龙生罗志国段杰斌更多>>
相关机构：湘潭大学更多>>
发文基金：湖南省自然科学基金国家科技重大专项教育部“新世纪优秀人才支持计划”更多>>
相关领域：电子电信电气工程更多>>

文献类型

  • 10篇中文期刊文章

领域

  • 10篇电子电信
  • 1篇电气工程

主题

  • 3篇低功耗
  • 3篇功耗
  • 2篇电路
  • 2篇滤波器
  • 2篇集成电路
  • 2篇高精确度
  • 1篇带隙基准
  • 1篇带隙基准电压
  • 1篇带隙基准电压...
  • 1篇低频
  • 1篇低通
  • 1篇低通滤波器
  • 1篇低压差
  • 1篇低压差线性稳...
  • 1篇递归
  • 1篇电力
  • 1篇电力线
  • 1篇电力线载波
  • 1篇电力线载波通...
  • 1篇电能

机构

  • 10篇湘潭大学

作者

  • 10篇金湘亮
  • 10篇谢亮
  • 4篇王龙生
  • 2篇聂拓
  • 2篇段杰斌
  • 2篇罗志国
  • 2篇刘杨
  • 1篇张文杰
  • 1篇曾以成
  • 1篇谢晶
  • 1篇刘孟良
  • 1篇陈亮
  • 1篇陈昊
  • 1篇胡鹏飞

传媒

  • 5篇太赫兹科学与...
  • 3篇微电子学
  • 1篇微电子学与计...
  • 1篇固体电子学研...

年份

  • 1篇2016
  • 2篇2015
  • 4篇2014
  • 3篇2013
共 10 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种数模混合芯片中数字电路的时序收敛方案被引量：2
2013年
在数模混合集成电路中,时钟信号是数据传输的基准,它对芯片能否正常工作起决定性的作用。由于数模混合集成电路的特殊性,在对时钟信号进行时钟树综合时,要对其进行特殊的处理。以串行外设接口及电平移位模块为例,提出了一种针对数模混合芯片中数字电路的时序收敛方案,验证结果表明此方案能够使时序很好地收敛。
刘杨谢亮聂拓王龙生金湘亮
关键词：数模混合集成电路时钟树综合串行外设接口
一种低功耗可变抽取倍数滤波器组的设计
2014年
提出一种以较少的功耗与面积实现可变抽取速率的数字抽取滤波器组.该抽取滤波器组以梳状滤波器、补偿滤波器和半带滤波器三种滤波器级联的形式实现,为减少其功耗和面积,并提出了改进梳状滤波器的结构和电路实现形式以降低滤波器组的功耗和面积,经验证,采用非递归、多相分解的梳状滤波器结构比传统的Hogenaur梳状滤波器结构节省功耗21%,节省面积5%.当变换抽取速率时,可关闭冗余抽取电路的工作,从而进一步节省功耗.
王龙生谢亮金湘亮
关键词：低功耗多速率CIC非递归
带宽可调高阶开关电容滤波器的设计
2015年
对高阶开关电容滤波器的设计原理进行了研究,采用级联法进行滤波器的设计,并提出一种带宽可调的方法。借助Filter Solutions软件,设计了带宽可调的6阶开关电容椭圆低通滤波器,并结合Cadence中的Spectre RF进行仿真验证。仿真结果显示,滤波器各项指标满足设计要求,并且带宽可调方法正确有效。
胡鹏飞谢亮金湘亮
关键词：开关电容滤波器椭圆低通滤波器
一种高精确度低功耗Delta–Sigma调制器被引量：1
2014年
提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。
罗志国谢亮王龙生段杰斌金湘亮
关键词：低频高精确度低功耗
一种应用于电力线载波通信的线驱动器设计
2015年
设计了一种应用于电力线窄带载波通信发送端中的高线性度、全差分的线驱动器。该结构上包括增益可调的预放大级和功率输出级。其中预放大级的输出摆幅可调,功率输出级的静态功耗可调,可针对系统输出功耗检测电路检测到的功耗输出信息选择相应的静态功耗。电路基于中芯国际(SMIC)的0.18μm互补金属氧化物半导体(CMOS)工艺设计。后仿真结果表明,在输出摆幅峰峰值为4 V的情况下,最大电流驱动能力可达667 m A,总谐波失真(THD)小于-60 d B,符合电力线窄带载波通信的应用要求。
陈昊谢亮金湘亮
关键词：电力线载波通信总谐波失真线性度
应用于高速高精确度流水线ADC参考电压缓冲器被引量：1
2016年
通过分析流水线数字转换器(ADC)中参考电压缓冲器的工作过程,提出了相应的负载模型,并推导出缓冲器的指标,设计了一种能用于高速高精确度流水线ADC的参考电压缓冲器。该缓冲器采用了改进的开环结构,降低了设计复杂度、功耗和面积,同时采用增强型源跟随结构,提高了缓冲器驱动能力和稳定性。该参考电压缓冲器采用华力55 nm CMOS工艺进行电路和版图设计,版图面积为320μm×260μm。Spectre后仿真结果表明,参考电压缓冲器功耗为3 m A,建立时间为4.3 ns,成功应用于60 MS/s 12 bit流水线ADC。
陈亮谢亮金湘亮
一种用于LDO的低功耗带隙基准电压源被引量：5
2014年
设计了一种应用于低压差线性稳压器(LDO)的低功耗带隙基准电压源电路。一方面,通过将电路中运放的输入对管偏置在亚阈值区,大大降低了运放的功耗;另一方面,采用零功耗的启动电路,进一步降低了整体电路的功耗。该基准电压源采用旺宏0.35μm CMOS工艺流片,经测试,基准输出电压的温度系数为33 ppm/℃,总电流消耗仅为12μA。
段杰斌罗志国刘孟良谢亮金湘亮
关键词：带隙基准电压源亚阈值低功耗低压差线性稳压器
电表计量芯片中sigma-delta ADC的系统级分析被引量：2
2014年
提出一种基于sigma-delta模拟数字转换器(ADC)设计的解决方案。该方案主要包括提高sigma-delta ADC中比较器的反馈电压精确度和sigma-delta ADC的转换精确度来提高电能计量的精确度。实际应用中,电能计量芯片包括2路以上的sigma-delta ADC转换通道,一部分通路用于实现固定幅度的电压模数转换,因而电压数字量的SQNR为一定值,另外的通路则实现用户用电产生电流的模数转换,因而电流数字量的SQNR随用户用电量而变,通过将电压数字量与电流数字量相乘,即得到用户所用电量及相应的有效值。经验证,当反馈电压存在x%的偏差时,会使电能计量和有效值计量分别产生2x%和x%的偏差。当电流通道SQNR(信号至量化噪声比)低于30 d B时,会使电能计量产生0.5%的误差,电流通道有效值计量误差大于0.4%。
王龙生谢亮金湘亮
嵌入式I^2C从机设计验证与版图实现被引量：2
2013年
提出了一种嵌入式标准化I2C从机设计方案,对传统I2 C从机的状态机进行简化,得到了改进型状态机。综合结果表明,与传统状态机相比,改进型状态机的面积减少约20%,功耗降低约4%。以一款芯片为例,详细介绍了I2 C总线嵌入式开发过程。该方案已通过功能仿真、FPGA验证及版图后仿真。对该电路进行FPGA验证,构建了一种简单、高效的FPGA验证系统。
聂拓谢亮曾以成刘杨金湘亮
关键词：状态机现场可编程门阵列
一种嵌入式动态锁存比较器的设计与实现被引量：3
2013年
提出了一种由调制信号产生电路、比较锁存电路、输出级电路组成的嵌入式动态锁存比较器。该比较器结构简单、面积小,采用一套可控时钟,在减小功耗的基础上得到了高精度。电路在MXIC 0.5μm标准CMOS工艺上流片实现。芯片测试结果表明,该比较器在±5V电源电压,128kHz工作频率下,输入失调电压9mV,可比较2.63mV以下电压差,功耗仅为49μW。比较器芯片尺寸为130μm×225μm,速度最高可达到5MHz,完全满足工程应用需求。
谢晶张文杰谢亮金湘亮
关键词：模拟集成电路
全选 清除 导出
共1页<1>
聚类工具0