国家自然科学基金(61006027) 作品数:8 被引量:23 H指数:3 相关作者: 林凌鹏 黄乐天 刘培龙 李广军 李强 更多>> 相关机构: 电子科技大学 内江职业技术学院 更多>> 发文基金: 国家自然科学基金 教育部“新世纪优秀人才支持计划” 更多>> 相关领域: 电子电信 自动化与计算机技术 医药卫生 更多>>
动态STDP突触系统模型设计与验证 被引量:2 2011年 神经突触的STDP(Spike Timing Dependent Plasticity)机制被认为是脑神经网络中最重要的机制之一,最有效的模拟STDP神经突触的方法是建立神经突触的离子通道的动力学模型。目前的STDP突触系统建模均存在一定的缺陷,不能很好地解释STDP机制的细胞分子生物反应原理或者得到STDP的时间非对称实验结果。提出一种新型的STDP神经突触系统模型,通过两个重要的输入信号用以验证该模型。仿真和验证结果表明,所提出的模型不仅反应了STDP神经突触实际的生理学机理,而且还得到STDP神经突触的时间非对称结果。 林凌鹏 林水生 黄乐天 刘培龙关键词:突触可塑性 STDP突触的双输入信号动力学模型研究 被引量:3 2012年 为了准确地建模突触前刺激引起的谷氨酸信号和突触后刺激引起的峰电位信号,并将这两个信号用于STDP突触模型的验证,提出一种谷氨酸信号和后向传播树突信号的离子通道动力学模型。模型的仿真结果不仅得到了实际生理学机理下的谷氨酸信号和树突信号,而且对STDP突触模型的验证还得到了STDP突触的时间非对称函数波形。仿真结果表明,所设计的双输入信号动力学模型符合实际的STDP神经突触生理学原理,模型产生的信号可用于对STDP突触模型的验证。 林凌鹏 林水生 刘培龙 黄乐天关键词:突触 动力学模型 SAR ADC中一种比较器失调和噪声容忍的模型 被引量:1 2014年 提出了一种针对逐次逼近型(SAR)模数转换器(ADC)中比较器失调和噪声容忍的低功耗模型。该模型在前n-m-1个比较周期引入一个快速低功耗的"差"比较器,从而减少高性能大功耗的"好"比较器的工作周期,并且通过第m+2周期的冗余电容和正常比较器的输出修正低功耗比较器的误差,从而实现单个"好"比较器工作时的性能。模型的容忍能力达到±2m LSB(最小权重位)。基于该模型,在0.13μm CMOS(互补金属氧化物半导体)工艺下设计并仿真了一个10位100 MS/s SAR ADC。版图提取参数后仿真得到SAR ADC在1.2 V电源下能够达到9.27位有效位数(ENOB),以及2.01 mW的功耗和33 fJ/conv的品质因数(FoM)。 高俊枫 李梁 李广军 李强 郭志勇关键词:逐次逼近型模数转换器 A multi-chip synchronization system based on diversity technique A multi-chip synchronization system based on diversity technique is presented. As diversity technique in commu... Zhang Jun-an Li Guang-jun Fu Dong-bing Zhang Rui-tao Yang Yu-jun Wei Ya-feng Liu Jun Li Jiao-xue文献传递 遗传算法优化神经网络在图像目标识别中的应用研究 被引量:8 2017年 针对传统的目标识别方法存在易陷入局部最佳值和识别精度低的问题。提出基于遗传算法优化神经网络的图像目标识别方法,通过灰度共生矩阵运算出图像的纹理特征值,并融合像素灰度值构成分类图像的特征矢量,将特征矢量输入到神经网络中实施训练。神经网络先采用遗传算法获取最佳检索范围,再通过高阶神经网络实施寻优运算,获取最佳的图像目标识别结果。实验结果说明,所提方法在图像目标识别精度和效率方面具有较高的优越性。 李隽 王伟关键词:遗传算法 神经网络 图像目标识别 基于MATLAB仿真的神经元锋电位序列的生成 2012年 为了更加逼真地模拟和分析神经系统,提出了一种基于MATLAB的锋电位序列生成方法,这种方法既简单又高效.通过二分高斯(Dichotomized Gaussian DG)模型模拟产生了具有特定相关性系数的二进制锋电位序列,并且做了相关仿真及分析.另外,对这种生成机制扩展到不同时间上的相关性作了分析,并且提出了一种有效的方法来模拟产生相关的锋电位计数. 刘培龙 黄乐天 林凌鹏关键词:MATLAB 基于FPGA的神经元相关性分析的设计与实现 被引量:1 2012年 利用Verilog HDL语言,Xilinx的ISE平台实现了神经元相关性分析的设计.首先对神经元相关性分析的理论和软件实现的方法进行了简单介绍,然后对相关性分析的主要模块进行了设计,最后用ModelSim进行了功能仿真和时序仿真,用ISE做了逻辑综合与实现以及性能分析.所选FPGA器件xc5vlx220-2ff1760逻辑资源消耗只占7%,最高时钟频率可以达到240Mhz左右.只需要48个时钟周期就可以实现两个神经元之间相关性的计算,也就是200ns.64通道的情况下需要0.4ms,而用软件实现的方法至少需要几秒的时间,这样可以对神经元之间的相关性进行实时性分析. 刘培龙 黄乐天 林凌鹏关键词:神经元 FPGA VERILOG HDL 一种基于迭代短卷积算法的低复杂度并行FIR滤波器结构 被引量:9 2014年 该文基于快速卷积算法,提出一种适用于线性相位FIR滤波器的并行结构。该结构采用快速卷积算法减少子滤波器个数,同时让尽可能多的子滤波器具有对称系数,然后利用系数对称的特性减少子滤波器模块中的乘法器数量。对于具有对称系数的FIR滤波器,提出的并行结构能够比已有的并行FIR结构节省大量的硬件资源,尤其当滤波器的抽头数较大时效果更明显。具体地,对一个4并行144抽头的FIR滤波器,提出的结构比改进的快速FIR算法(Fast FIR Algorithm,FFA)结构节省36个乘法器(14.3%),23个加法器(6.6%)和35个延时单元(11.0%)。 田晶晶 李广军 李强关键词:快速卷积 高速OFDM系统中分时ADC失配误差校准技术 2014年 在高速OFDM接收机中利用分时ADC(TIADC)对接收信号进行采样,解决了单片ADC不能满足传输速率高达数Gb/s的通信系统需求的难题。由于TIADC各通道间的不匹配,时钟失配误差和增益失配误差大大影响了系统性能。在传输速率为4Gb/s的OFDM系统中,利用4通道TIADC对接收信号进行采样,对两种失配误差和信道进行联合估计与均衡,并针对64QAM符号调制,对TIADC进行采样精度仿真。仿真结果证明,校准后的9位TIADC可以使系统误码率接近理想值。 彭慧琴 阎波 沈建