您的位置: 专家智库 > >

国家高技术研究发展计划(2003AA1Z1120)

作品数:18 被引量:72H指数:5
相关作者:周晓方闵昊周电涂时亮陆超更多>>
相关机构:复旦大学上海理工大学武汉理工大学更多>>
发文基金:国家高技术研究发展计划上海市科委SDC项目美国国家科学基金更多>>
相关领域:自动化与计算机技术电子电信更多>>

文献类型

  • 18篇中文期刊文章

领域

  • 11篇自动化与计算...
  • 7篇电子电信

主题

  • 4篇低功耗
  • 4篇硬件
  • 4篇软硬件
  • 4篇软硬件协同
  • 4篇功耗
  • 3篇软硬件协同设...
  • 3篇协同设计
  • 3篇家庭网
  • 3篇半导体
  • 3篇OSGI
  • 3篇存储器
  • 2篇电路
  • 2篇嵌入式
  • 2篇嵌入式系统
  • 2篇网关
  • 2篇集成电路
  • 2篇家庭网关
  • 2篇管理单元
  • 2篇半导体技术
  • 2篇SIGMA

机构

  • 18篇复旦大学
  • 1篇上海理工大学
  • 1篇武汉理工大学

作者

  • 12篇周晓方
  • 9篇闵昊
  • 9篇周电
  • 4篇涂时亮
  • 3篇朱贺飞
  • 3篇陈章龙
  • 3篇陆超
  • 2篇唐晓燕
  • 2篇詹陈长
  • 2篇杜薇
  • 1篇张海清
  • 1篇顾沧海
  • 1篇王俊宇
  • 1篇赵长虹
  • 1篇韩益锋
  • 1篇于宇
  • 1篇刘洋
  • 1篇李侠
  • 1篇巫建明
  • 1篇何秋生

传媒

  • 7篇小型微型计算...
  • 2篇复旦学报(自...
  • 2篇计算机工程
  • 2篇微电子学与计...
  • 2篇固体电子学研...
  • 1篇计算机研究与...
  • 1篇计算机辅助设...
  • 1篇计算机工程与...

年份

  • 1篇2008
  • 7篇2007
  • 5篇2006
  • 5篇2005
18 条 记 录,以下是 1-10
排序方式:
低管脚数接口在USB2.0主机控制器中的应用被引量:1
2007年
在复杂SOC设计中,通常外围众多的输入输出单元会造成芯片总面积较大、后续封装和布局的成本提高。针对该问题分析了一种通用的低管脚数优化设计模型,将其应用于USB2.0主机控制器的链路层和物理层接口,用Verilog硬件描述语言实现了RTL级电路并做FPGA验证。通过数据分析表明,该设计有效地降低了芯片的总面积和制版复杂度,达到了设计目标。
唐晓燕周晓方闵昊周电
基于OSGi和动态QoS管理的家庭网关设计被引量:6
2005年
OSGi规范定义了连接家庭内外的基于服务的框架,它通过家庭网关给终端用户提供各种具体的服务,比如家庭安全控制和智能家居监控等.本文分析了目前基于OSGi的家庭网关存在的服务质量问题,采用了一种动态自适应的QoS管理的解决方法,它在基于OSGi的框架中通过增加任务控制和动态参数转换模块提供灵活的QoS服务,文章给出了具体的设计模型,最后进行了有关的实验测试.
刘伟涂时亮陈章龙杜薇
关键词:OSGIQOS家庭网关
针对嵌入式系统的低功耗存储器管理单元设计被引量:2
2007年
针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的低功耗存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率,降低指令快表命中时的功耗37.07%。两级比较结构的内容寻址存储器与传统结构相比,在失效和命中时分别可以取得44.98%和74.94%的功耗节省。该文设计的存储器管理单元能够很好地和Linux配合,完成地址映射及存储权限管理。
朱贺飞陆超周晓方闵昊周电
关键词:嵌入式系统低功耗存储器管理单元
OFDM系统中Viterbi译码器的设计及FPGA验证被引量:5
2005年
在对Viterbi译码算法进行Matlab软件仿真的基础上,综合考虑硬件开销以及电力线OFDM传输系统中FEC解码的具体要求,确定了Viterbi译码器的各个设计参数.为了提高译码性能和译码速度,提出了一种改进的回溯算法.整个设计用Verilog语言编写,采用FPGA技术,通过系统联调,验证了设计的合理性与可靠性.
郑宇驰周晓方闵昊
关键词:半导体技术VITERBI译码器正交频分复用现场可编程门阵列
一种高速低功耗内容寻址存储器的设计被引量:1
2005年
提出了一种适用于TLB的低功耗内容寻址存储器电路,该电路用两级比较的方法实现TLB的查找功能.由功耗模型的分析得到低功耗CAM的最优设计参数,通过减小电压摆幅的办法进一步降低功耗.电路在0.18μm 1P6M标准CMOS工艺上实现,仿真结果表明64路TLB的最大比较延迟为0.983 ns,功耗为4.59μW/bit.
顾沧海韩益锋巫建明闵昊
关键词:半导体技术低功耗
基于〈m,k〉模型的窗口限制实时系统的分析与研究被引量:1
2005年
在研究基于(m,k)模型的窗口限制实时系统的基础上,提出了一种受〈m,k〉限制的窗口限制实时系统.首先对该实时系统的调度性进行了分析与研究,得出了一些结论.然后提出了一种新的动态窗口调度算法,该算法充分利用了〈m,k〉限制的特点来提高实时任务的可调度性,减少窗口限制违例.同时,还进行了大量的模拟研究,这些模拟以传统的动态窗口调度算法为基准,将其应用于受〈m,k〉限制的窗口限制实时系统时的窗口限制违例情况并与新算法进行比较.模拟结果表明,新算法的表现优于传统的动态窗口限制的调度算法.最后进行了总结与展望.
朱响斌涂时亮
关键词:实时调度调度算法实时系统
一种低功耗高精度Sigma-Delta调制器被引量:2
2007年
提出了一种改进的三阶单环Sigma-Delta调制器,噪声传递函数采用前馈方式实现极点,降低了积分器输出信号的幅度,从而降低功耗;采用局部反馈实现零点,从而优化了输出信噪比。采用0.35μm CMOS工艺设计了该调制器,过采样率128,信号带宽24kHz,分辨率16bit,在3.3V工作电压下,模拟电路部分功耗2.7mW,数字部分功耗0.5mW。电路用开关电容技术实现,在HSPICE中通过多工艺角验证。
詹陈长周晓方周电
关键词:低功耗互补金属氧化物半导体
USB2.0主机控制器片上系统软硬件协同设计研究被引量:4
2006年
以USB2.0主机控制器片上系统为设计对象,提出了一种基于事务管理、面向控制流的软硬件协同设计方法和步骤。在这一设计策略框架下,对USB2.0主机控制器进行设计,分析了其中的硬件调度单元,并利用0.18μm CMOS工艺在EDA工具上实现。最后通过比较表明,面向控制流的软硬件协同设计方法,对复杂协议处理为主的片上系统集成,具有设计周期短、适应性强的优点。
黄宏唐晓燕周晓方闵昊周电
关键词:片上系统软硬件协同设计
一种基于JTAG的软硬件协同SOC调试接口被引量:5
2007年
提出了一种处理器片上调试系统。使用科学的设计方法学完成了硬件与软件部分的设计,采用优化策略改进了硬件部分,得到了测试覆盖率高、稳定性较高、实时性较好的可调试SOC。软件部分通过层次化设计,连接硬件和UI,具有一定的价值。
刘洋吴王华周晓方周电
关键词:JTAG软硬件协同无缝切换
针对嵌入式系统的存储器管理单元设计被引量:4
2007年
针对Linux操作系统,实现了面向32位RSIC嵌入式处理器的存储器管理单元。通过在指令快表中增加预比较电路,提高了处理器连续访问同一虚拟页面时的地址转换效率。快表失效时,设计了专门的硬件来实现页表查询及快表填充,处理速度明显优于软件。论文设计的MMU能够很好地和Linux配合,完成地址映射及存储权限管理。
朱贺飞陆超周晓方闵昊周电
关键词:嵌入式系统
共2页<12>
聚类工具0