您的位置: 专家智库 > >

国家高技术研究发展计划(2005AA104031)

作品数:5 被引量:12H指数:3
相关作者:梁基金亨科郑衍衡沈文枫徐炜民更多>>
相关机构:上海大学中国科学技术大学更多>>
发文基金:国家高技术研究发展计划国家自然科学基金更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 5篇中文期刊文章

领域

  • 5篇自动化与计算...

主题

  • 3篇RAPIDI...
  • 2篇消息传递接口
  • 2篇接口
  • 2篇集群
  • 2篇MPI
  • 2篇MPICH2
  • 1篇单边通信
  • 1篇点对点
  • 1篇点对点通信
  • 1篇动态容错
  • 1篇动态自适应
  • 1篇多线程
  • 1篇多线程处理
  • 1篇多线程处理器
  • 1篇性能分析
  • 1篇性能分析与优...
  • 1篇容错
  • 1篇容错路由
  • 1篇容错路由算法
  • 1篇通信

机构

  • 4篇上海大学
  • 1篇中国科学技术...

作者

  • 2篇徐炜民
  • 2篇金亨科
  • 2篇梁基
  • 2篇沈文枫
  • 2篇郑衍衡
  • 1篇陈磊
  • 1篇陈国良
  • 1篇刘明雷
  • 1篇朱永华
  • 1篇吴俊敏
  • 1篇隋秀峰
  • 1篇雷咏梅
  • 1篇董志凌
  • 1篇池强

传媒

  • 2篇计算机应用与...
  • 2篇计算机工程与...
  • 1篇小型微型计算...

年份

  • 1篇2010
  • 3篇2009
  • 1篇2008
5 条 记 录,以下是 1-5
排序方式:
直连网络中的动态自适应容错路由算法被引量:1
2010年
针对超级计算机的直连网络发生链路或节点故障,需要在保证一定网络性能的前提下在线完成网络重构的问题,提出一种直连网络中的动态自适应容错路由算法。该算法能够承受空间和时间上任何数目故障的组合,使发生故障的系统经过自动重构后能够维持较优的计算能力。该算法不牺牲任何健康节点,并且无需过多硬件资源。模拟结果表明,在网络无故障的情况下几乎不影响直连网络的性能,数据结果也表明了故障恢复的实时性和有效性。
董志凌朱永华池强
关键词:动态容错自适应路由超级计算机
基于RapidIO的单边通信接口的设计与实现
2009年
随着MPI-2的发布,单边通信越来越受到广泛的关注。集群系统中单边通信将是一个重要的发展方向,由IBM研制的BlueGene/L系统就是一个典型例子。在PowerPC架构上实现了一种基于RapidIO的单边通信接口,为下一步与MPICH2的连接实现迈出了重要一步。基于RapidIO的单边通信接口,将使整个网络达到低开销、高带宽和低延时,集群系统的性能也必将得到极大的提高。
刘明雷陈磊沈文枫徐炜民郑衍衡
关键词:RAPIDIOBLUEMPICH2SCI单边通信点对点通信
基于RapidIO的高性能通信接口的设计与实现被引量:4
2009年
在高性能计算领域中,集群系统对于高速互连网络的要求越来越高。通过研究将RapidIO用于集群系统的高速互连网络,设计并且实现了基于RapidIO的高性能通信接口,该接口针对MPI高度优化,并且充分利用RapidIO的硬件优势,具有基于优先级的多流、可靠有序的数据包传输等特点,并且使用了空闲缓存池提高性能。实验数据表明,在带宽和延迟上,该专用接口都比原来的接口有优势。
梁基金亨科徐炜民郑衍衡沈文枫
关键词:RAPIDIOMPI集群消息传递接口
基于RapidIO的MPI设备层的设计与实现被引量:4
2008年
针对RapidIO网络的特点,分析MPICH2的层次设计以及建立在TCP,SCTP网络通信协议上的MPI通信方法,通过重新定义ADI3下的CH3层,设计并实现了一种基于RapidIO的MPI设备层,建立了从MPI到RapidIO的通信通道并实现了多流通信的思想。通过在装有RapidIO网卡机器上的实验表明,在带宽和延迟通信性能上,这种专用的MPI设备层要比以太网模拟器表现出色,而且对于大数据量的通信,性能表现更好。
金亨科雷咏梅梁基
关键词:消息传递接口MPICH2RAPIDIO集群
同时多线程处理器上的Cache性能分析与优化被引量:3
2009年
同时多线程(SMT)是一种延迟容忍的体系结构,它在每个周期内可以执行多个线程的多条指令.在SMT处理器上,对于片上共享存储这个复杂的结构资源,至今还没有很好的共享和冲突解决方案.本文着重研究了在多个并发执行的线程间划分共享Cache所存在的问题,指出基于LRU策略的传统Cache会根据需要隐式地划分共享Cache,这在某些情况下会导致全局性能的下降.针对这一问题并且考虑到SMT处理器上对Cache访问带宽的需求,本文提出采用一种多模块多体的Cache结构设计方案.并且在一个修改过的SMT模拟器上对该设计方案进行了性能评价.实验结果显示,相比于基于LRU策略的传统Cache,这一结构可以将一个4路SMT处理器的IPC提高9%.
隋秀峰吴俊敏陈国良
关键词:同时多线程高速缓存仿真
共1页<1>
聚类工具0