CAST创新基金项目(CAST201016)
- 作品数：2 被引量：1H指数：1
- 相关作者：龚政辉雷菁文磊更多>>
- 相关机构：国防科学技术大学更多>>
- 发文基金：CAST创新基金项目更多>>
- 相关领域：电子电信更多>>
- 面积优化的RS(255,239)高速译码器的设计与实现被引量：1
- 2013年
- 针对基于改进型欧几里德(Modified Euclidean,ME)算法的RS码译码器所存在的不足,提出一种面积优化的欧几里德算法的FPGA实现方案.该方案充分利用改进型欧几里德模块的空闲资源,采用复用的方法将原先的2t个PE模块减少为t个.文章将该面积优化的欧几里德模块应用到RS(255,239)译码器的设计和实现中,以达到减少芯片面积,降低成本的目的.经过仿真和测试,基于此设计的高速并行RS译码器在正确实现译码功能的同时,可以大幅减少硬件资源的占用率,且其吞吐量达到6.4Gbps.
- 龚政辉文磊雷菁
- 关键词：RS码面积优化译码FPGA
- RS(4095,3935)码高速译码器的硬件实现
- 2012年
- 相对于符号取自GF(256)的RS码,现有文献对GF(4096)上RS码的性能和实现鲜有研究。将GF(4096)上若干不同码率的RS码进行了性能仿真对比。仿真结果表明,GF(4096)上的RS码具有很强的纠正随机和突发错误的能力。在误码率为10-6时,所仿真的3种不同码型的码字相对于BPSK调制分别取得了3.2 dB,3.7 dB和4 dB的编码增益。鉴于GF(4096)上RS码优良的性能,设计并实现了RS(4095,3935)码高速译码器。经过测试验证,该译码器具有设计的纠错能力,能稳定工作在150 MHz,其吞吐量达到1.8 Gb/s。
- 龚政辉文磊雷菁
- 关键词：RS码吞吐量
