国家自然科学基金(61106029)
- 作品数：23 被引量：34H指数：4
- 相关作者：陈鑫张颖周芳卢静翁建生更多>>
- 相关机构：南京航空航天大学更多>>
- 发文基金：国家自然科学基金中国航空科学基金模拟集成电路重点实验室基金更多>>
- 相关领域：电子电信自动化与计算机技术交通运输工程机械工程更多>>
- EDA实验在数字集成电路设计课程中的应用
- 2011年
- 针对数字集成电路设计实践性强的特点，设计了一个内容合适，难度合适的计算机EDA实验。该EDA实验将EDA工具的使用贯穿于整个数字集成电路设计的全过程。在脚本的帮助下，实验大约需要4—6节课的时间。学生在计算机上做完实验后，既可以深刻理解书本上的理论知识，又能实际掌握数字集成电路的设计能力，极大地激发了学生的学习积极性和创造性，并取得了良好的效果。”
- 陈鑫
- 关键词：数字集成电路设计EDA工具教学改革
- 适用于数字锁相环的快速建模方法被引量：4
- 2012年
- 为解决数字锁相环基于晶体管级仿真速度慢的问题,提出一种适用于数字锁相环的快速高精度建模方法。该方法直接利用数字模块的设计代码作为输入的仿真文件,并根据Spice仿真结果用Verilog-A对模拟模块进行建模。由于Verilog设计代码能够准确的描述数字模块性能,而Verilog-A模型对模拟模块的各种电路特性都能准确模拟,因此该模型的仿真精度非常高。最终以一种数字锁相环结构为例建立数模混合模型进行仿真,验证了该设计方法的可行性和有效性。
- 陈娟陈鑫
- 关键词：数字锁相环行为级模型VERILOGVERILOG-A联合仿真
- 具有预加重作用的10 Gbps发送端设计被引量：1
- 2023年
- 针对10 Gbps高速SerDes发送端信号完整性问题,对关键模块进行优化设计,包括高速串行器、前馈均衡电路(FFE)、电流数模转换器(IDAC)控制电路等。为降低时钟性能的要求,对传统电流模逻辑(CML)串行器进行改进,通过调整时钟占空比的方法,设计四分之一速率的串行器,并依次更替控制输入数据的等相位差时钟,可以得到FFE所需的多路延迟数据。为了均衡由于信道的各种非理想因素产生的信号频率上的衰减,采用IDAC控制抽头系数的三抽头前馈均衡器对线路衰减进行均衡,提出使用MATLAB对信道衰减进行建模,并以此来设计滤波器的方法,快速简便确定抽头系数,将抽头系数映射到IDAC的不同控制位从而获得针对不同信道衰减的FFE。最终,设计基于TSMC 28nm CMOS工艺实现。仿真结果显示数据传输达10 Gbps时高速串行器逻辑正常,数据眼图良好,输出抖动在0.09 UI,满足高速背板通信电路的标准。
- 王雷刘涛陈鑫张颖
- 基于子集最优分配办法的片上系统优化
- 2015年
- 在片上系统高速发展的今天,寻求高性能低功耗的设计架构是目前的最大需求。为了满足对架构愈发严格的要求,提出一套简单有效的片上系统优化方法。该方法通过优化算法将关联性强的设备放置在同一条总线上来降低转接桥的通信量,进而减小整个系统的延迟,得到高性能SoC架构。为验证该方法的可行性,最后建立一个SoC系统进行验证。该SoC系统经过优化后,系统事件传输的延迟时间明显减少。
- 张婉桥陈鑫夏欢
- 关键词：片上系统通信模型
- 基于XGBoost的混合模式门级硬件木马检测方法被引量：5
- 2021年
- 针对恶意的第三方厂商在电路设计阶段中植入硬件木马的问题,该文提出一种基于XGBoost的混合模式门级硬件木马检测方法。该检测方法将电路的每个线网类型作为节点,采用混合模式3层级的检测方式。首先,基于提取的电路静态特征,利用XGBoost算法实现第1层级的检测。继而,通过分析扫描链的结构特征,对第1层级分离得到的正常电路继续进行第2层级的面向扫描链中存在木马电路的静态检测。最后,在第3层级采用动态检测方法进一步提升检测的准确性。Trust-Hub基准测试集的实测结果表明,该方法与现有的其他检测方法相比具有较优的木马检测率,可达到94.0%的平均真阳率(TPR)和99.3%的平均真阴率(TNR)。
- 张颖李森陈鑫姚嘉祺毛志明
- 关键词：动态检测
- 主动式电子节气门控制系统被引量：3
- 2014年
- 针对传统机械式节气门控制的缺陷问题,设计了一种基于霍尔角度传感器的非接触式主动电子节气门结构,采用混合前馈和PID反馈的控制算法控制节气门开度。以MC9S12系列MCU为主芯片,使用AS5045霍尔角度传感器和飞思卡尔MC33931作为电机驱动桥芯片,建立主动式电子节气门的硬件电路并进行实验验证。实物在环实验结果表明:该主动式电子节气门系统的响应速度、控制精度以及抗扰动性都能达到满意效果,从而验证了该主动式电子节气门系统的可行性。
- 卢静翁建生
- 单粒子翻转效应的FPGA模拟技术被引量：2
- 2021年
- 随着半导体工艺节点遵循摩尔定律逐渐缩小,空间环境中辐射诱发的单粒子效应(Single Event Effect,SEE)对集成电路造成的影响却在不断增加。单粒子翻转(Single Event Upset,SEU)效应是最为普遍的单粒子效应,表现为电路存储单元和时序逻辑中的逻辑位翻转,在集成电路中常采用故障注入技术来模拟单粒子翻转效应。因此,重点研究了目前较为常用的3种故障注入技术,分别是现场可编程门阵列(Field Programmable Gate Array,FPGA)重配置,扫描链和旁路电路,分析了各自的优势和不足,并对未来的发展趋势进行了预测。
- 陈鑫施聿哲白雨鑫陈凯张智维张颖
- 关键词：单粒子效应单粒子翻转超大规模集成电路
- 基于ZYNQ的通用算法半实物验证平台
- 2022年
- 针对已有ZYNQ半实物验证平台存在移植性差的缺点,围绕Xilinx ZYNQ芯片,建立了一个通用性高的高速高可靠算法半实物验证平台。该平台主要包含可编程逻辑(PL),ARM处理系统(PS)、上位机,以及对应的接口模块。为实现数据传输稳定可靠,在PS和PL之间设计了适合高速通信的双向握手协议。针对单片机模式下TCP/IP长时间通信不稳定的问题,额外增设串口作为PS和上位机之间通信的控制接口。最后,基于该平台搭建了一个摄像头图像实时传输显示平台。实测结果表明,该验证平台工作稳定可靠,上行和下行数据传输速率分别达到144 Mbit/s和133 Mbit/s。
- 张智维陈鑫陈凯张颖刘涛王雷
- 关键词：FPGAARM
- A Current Compensation Bitline Sense Amplifier
- A new bitline sense amplifier(SA) for improving performance in the presence of current compensation is analyze...
- Li XuanBai NaWu Zhanfang
- 文献传递
- 基于FPGA硬件的单粒子翻转模拟技术被引量：1
- 2021年
- 由于航空航天活动越发复杂,深空通信和姿态控制等航空航天电子系统大量采用集成电路芯片以提高各方面性能。随着集成电路工艺节点的进一步缩小,电路受到单粒子效应而发生错误的概率越来越大。评估集成电路对单粒子翻转(Single event upset,SEU)的敏感性对航空航天的发展具有重要意义。电路规模的增加和系统功能集成度的提高给评估速度带来了严峻挑战。本文提出了一种能适用于超大规模集成电路(Very large scale integration,VLSI)的快速故障注入方法。该方法可通过脚本自动分析电路,并修改逻辑使电路具备故障注入功能。实验结果表明,该方法实现的故障注入速度可以达到纳秒级,可大幅缓解电路规模和评估时间之间的矛盾,从而满足VLSI的评估需求。
- 施聿哲陈鑫陈凯白雨鑫张颖
- 关键词：单粒子翻转超大规模集成电路
