您的位置: 专家智库 > >

国家自然科学基金(61106020)

作品数:13 被引量:48H指数:4
相关作者:张多利宋宇鲲杜高明汪健高晓航更多>>
相关机构:合肥工业大学中国兵器工业集团第214研究所更多>>
发文基金:国家自然科学基金国家教育部博士点基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 13篇期刊文章
  • 6篇会议论文

领域

  • 13篇电子电信
  • 6篇自动化与计算...

主题

  • 4篇上网
  • 4篇片上网络
  • 4篇网络
  • 3篇FPGA
  • 3篇NOC
  • 2篇多核
  • 2篇DESIGN...
  • 1篇带宽
  • 1篇带宽需求
  • 1篇调度
  • 1篇调度算法
  • 1篇抖动
  • 1篇端口
  • 1篇多核系统
  • 1篇多路
  • 1篇多路径
  • 1篇性能分析
  • 1篇译码
  • 1篇译码方法
  • 1篇异构

机构

  • 13篇合肥工业大学
  • 2篇中国兵器工业...

作者

  • 13篇张多利
  • 12篇宋宇鲲
  • 6篇杜高明
  • 2篇汪健
  • 1篇侯泽君
  • 1篇高明伦
  • 1篇宋平
  • 1篇李苗
  • 1篇卢方全
  • 1篇刘铭
  • 1篇施莹
  • 1篇高晓航

传媒

  • 4篇微电子学与计...
  • 3篇合肥工业大学...
  • 3篇电子技术应用
  • 3篇电子测量与仪...

年份

  • 1篇2020
  • 2篇2019
  • 3篇2018
  • 3篇2017
  • 3篇2016
  • 5篇2014
  • 1篇2013
  • 1篇2012
13 条 记 录,以下是 1-10
排序方式:
OpenSPARC T1处理器Cache的优化研究
2016年
文章以OpenSPARC T1处理器为例,分析了片上多线程结构(chip multi-threading,CMT)处理器由于Cache抖动引发的缓存冲突等问题,通过引入空间锁环机制,减少程序中循环体被替换出Cache的概率,降低Cache冲突,从而提高多线程处理器性能。结果表明,使用空间锁环机制有效降低了缓存延迟和Cache的失效率。
侯泽君张多利贾鼎成卢方全施莹
关键词:T1处理器CACHE抖动
基于功能细分的硅通孔容错方法被引量:1
2016年
硅通孔(Through Silicon Via,TSV)技术是现今主流的三维芯片上下层互联技术之一.将从三维片上网络(Network on Chip,NoC)垂直通道的功能细分入手:按照TSV重要性的不同划分成组,对不同的TSV组配置不同的冗余配置比.在现有的"包-连接电路"(PCC)平台上完成的实验显示,该冗余容错方案保证了在TSV总数达到十万量级时,成品率依然高达99.999 99%的同时,面积开销与非功能细分方案相比优化了35%以上.
杜高明曹舒婷张多利宋宇鲲高明伦
关键词:容错
The Implementation of a NoC Router Compatible with Packet Switching and Circuit Switching
The traditional packet switching NoC router is not suitable for mass data transmission because of large buffer...
Yu-kun SONGHua-jie WUDuo-li ZHANG
文献传递
一种极低IO带宽需求的大维度矩阵链式矩阵乘法器设计
2019年
大维度矩阵乘法常采用子矩阵分块法实现,子矩阵的最大规模决定了整个矩阵乘法执行速度。针对经典脉动结构直接处理的矩阵规模受IO带宽限制严重的问题,提出了一种极低IO带宽需求的大维度矩阵链式乘法器结构,并完成了硬件设计实现与性能验证工作。主要工作如下:(1)优化了矩阵乘法的数据组织,实现输入矩阵规模与IO带宽无关,能够最大限度地利用器件内部逻辑和存储资源;(2)根据优化后数据组织形式设计了链式乘法器硬件,实现源数据计算和传输重叠操作;(3)增强乘法器对矩阵规模的适应性,所设计的链式乘法器可实时配置为多条独立链,并行多组运算;(4)在Xilinx C7V2000T FPGA芯片上完成不同种规模的链式乘法器硬件实现和性能测试工作,在该芯片上本文提出的链式乘法器最多支持800个运算单元,是经典脉动结构规模的8倍;在相同运算器个数下,本文提出的链式乘法器只使用经典脉动结构运算1/8的IO带宽即获得相等性能。
宋宇鲲郑强强王泽中张多利
关键词:矩阵乘FPGA
The Design for High Speed LVDS Transceiver on FPGA
This paper describes implementation of a multi-lane Low Voltage Differential Signaling(LVDS) interface to form...
Zhuo-ran LIChun-hua WANGYu-kun SONGDuo-li ZHANG
A Sub-Block Matrix Transpose Algorithm Based DDR2 SDRAM
Combined with the characteristics of read and write operation based on SDRAM, an improved Sub-block based Matr...
Gao-ming DULi-li WANGYu-kun SONGDuo-li ZHANG
多核系统静态任务调度的启发式算法被引量:7
2018年
在任务调度研究领域,列表类调度算法的优化研究始终备受关注,针对经典列表调度算法难以获得理想调度解的缺陷,提出一种迭代型列表调度算法。该算法采用遍历宏块拓扑序列技术,扩大任务图拓扑序列搜索空间以得到更小的任务图调度长度。理论分析表明,对于任意的任务图,该算法得到的调度长度必不大于经典列表调度算法。以4种常见类型和随机类型的任务图样本证实,迭代型列表调度算法能够有效改善调度解,尤其在平均通信计算时间比超过1的情况下,调度性能的平均提升超过14.6%,最大提升达到102.8%。
宋宇鲲韦龙龙张多利
关键词:调度算法宏块搜索空间
A Self-Routing Omega Network
The Omega network,whose data channel can be dynamically changed,is a kind of multi-stage interconnection netwo...
Yu-kun SongJing HeGao-ming DuDuo-li Zhang
关键词:SCALABILITY
基于异构多核可编程系统的大点FFT卷积设计与实现被引量:15
2017年
如今FFT卷积广泛应用于数字信号处理,并且过去几年证实了异构多核可编程系统(HMPS)的发展。另外,HMPS已经成为DSP领域的主流趋势。因此,研究基于HMPS大点FFT卷积的高效地实现显得非常重要。基于重叠相加FFT卷积方法,设计一款针对输入数据流的高效流水重叠相加滤波器。介绍了基于HMPS的大点FFT卷积实现,获得了高精度的滤波效果。此外,采用流水技术的滤波器设计,提高系统处理速度、数据吞吐率和任务并行度。基于Xilinx XC7V2000T FPGA开发板上的实验表明,参与运算的采样点越大,系统的任务并行度、处理速度和数据吞吐率就会越高。当采样点达到1M时,系统的平均任务平行度达到了5.33,消耗了2.745×10~6个系统时钟周期数,并且绝对误差精度达到10^(-4)。
张多利沈休垒宋宇鲲杜高明
关键词:算法映射异构多核
Sigmoid函数的分段非线性拟合法及其FPGA实现被引量:14
2017年
使用分段非线性逼近算法计算超越函数,以神经网络中应用最为广泛的Sigmoid函数为例,结合函数自身对称的性质及其导数不均匀的特点提出合理的分段方法,给出分段方式同逼近多项式阶数对逼近结果精度的影响。完成算法在FPGA上的硬件实现,给出一种使用三阶多项式处理Sigmoid函数的拟合结果及流水线架构,处理精度达到10-5数量级,最大频率达到127.327 MHz,满足了高速、高精度的处理要求。
宋宇鲲高晓航张多利杜高明
关键词:SIGMOID函数FPGA
共2页<12>
聚类工具0