武汉市科技攻关计划项目(201110921295)
- 作品数：7 被引量：9H指数：2
- 相关作者：江先阳肖鹏黄骏雄常胜彭昊更多>>
- 相关机构：武汉大学更多>>
- 发文基金：武汉市科技攻关计划项目国家自然科学基金中央高校基本科研业务费专项资金更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 多通道高保真音频信号ⅡR滤波器设计被引量：1
- 2015年
- 在音频信号处理领域滤波器往往是关键的部件。而随着娱乐媒体的发展,高精度的音频信号被广泛使用,多通道更是音频信号处理的重要需求之一。基于这一强烈应用需求驱动,设计了一款基于FPGA并满足可扩展的多通道IIR滤波器。通过分析仿真测试输出数据的频谱,验证该硬件滤波器的性能满足设计要求。
- 彭昊黄骏雄江先阳常胜
- 关键词：现场可编程门阵列IIR滤波器多通道时分复用音频信号处理
- 一种高效的音频流媒体服务器策略被引量：1
- 2016年
- 在嵌入式音频流媒体播放系统中,音频流媒体服务器作为核心部分发挥着至关重要的作用。结合局域网音频流媒体播放系统实时性要求高和终端缓存资源很有限的特点,提出在服务器端发送速率动态控制算法。发送速率动态控制算法主要是先保证在尽量小周期内的平均发送速度等于理想发送速度,然后再通过负反馈因子微调这个尽量小周期内局部的发送速度。在使用上述技术的基础上,点到多点播放同一节目时多播表现出来的数据同步性不理想,为提高服务质量,在服务器端进一步选用对等工作组模型以及单播轮询发送方式。实验结果表明,播放终端的流畅实时播放和同步性最终得到了保证。
- 余琼彭昊江先阳曹大平
- 关键词：流媒体服务器
- 一种基于FPGA的稀疏矩阵高效乘法器被引量：1
- 2013年
- 基于稀疏矩阵的特点,提出了一种面向单精度浮点数的稀疏矩阵乘法硬件并行结构。该结构克服了通用矩阵乘法器在计算稀疏矩阵乘法过程中零值元素参与计算导致的运算效率较低和资源占用率较高的缺点。同时,设计的PE结构独立于运算对象,具有良好的扩展性。与其他学者的典型工作相比,该设计存储资源需求最低。实际测试结果表明,6维稀疏矩阵实例的计算性能达到107.73MFLOPS。
- 刘世培江先阳肖鹏汪波邓业东
- 关键词：矩阵乘法
- 基于FPGA的高速双精度浮点乘法器设计
- 2012年
- 设计了一种基于FPGA的高速双精度浮点乘法器.采用了基4Booth算法产生部分积,然后用优化的Wal-lace树阵列结构完成对部分积的累加得到伪和和伪进位,进而对伪和和伪进位采用了部分和并行相加得到最后尾数结果.采用了优化的5级流水线结构的设计在Cyclone Ⅱ EP2C35F672C6器件上经过综合后运行频率可达123.32MHz.在同等优化下,相比于Altera IP核在调用DSP乘法资源情况下运行速度提高大约11%,相比于不调用DSP乘法资源情况下运行速度提高大约67%.
- 肖鹏江先阳王高峰汪波刘世培
- 关键词：浮点乘法器WALLACE树
- 一种高效双精度浮点乘法器被引量：2
- 2013年
- 浮点乘法器(FPM)是中央处理器的关键部件之一,因此其性能是处理器的关键影响因素之一,高性能浮点乘法器是研究人员的追求;基于此需求,提出了一种高速双精度浮点乘法器,该设计采用了有别于传统基2Booth算法,即基4Booth算法产生部分积,在此基础上用优化的Wallace树阵列结构进行部分积的累加得到和序列和进位序列,进而对和序列和进位序列采用部分和并行相加得到最后尾数结果;采用了优化的10级流水线结构的设计在Cyclone II EP2C15AF484C6器件上实现后运行频率可达138.77MHz;在同等优化努力下,相比于Altera IP核运行速度提高大约67.77%;类似的,在Xilinx Virtex2 xc2v6000上的实现比现存的设计频率提高约102.2%;实验结果显示了所设计FPM结构的有效性。
- 夏炜肖鹏
- 关键词：浮点乘法器WALLACE树
- 一种高质量的多通道I^2S与TDM128音频信号转换接口电路设计被引量：4
- 2015年
- 音频数据在传输中会采用多种不同的格式,为了应用方便,这些不同格式需要统一桥接到一些应用广泛的标准接口上。一般来说,由于物理接口的限制,这种转换无法采用软件方式实现,只能通过价格昂贵且具有很多冗余功能的芯片实现。为了更加经济而有效的实现这一工程问题,针对应用广泛的I2S接口,设计了一种多通道的I2S与TDM128音频信号的转换接口,该接口转换芯片占用资源少同时支持多个通道数据的传输,能满足实际的产品需要,在一块低成本的FPGA上进行了实物测试,并转化为了商用产品。
- 黄骏雄江先阳常胜
- 关键词：音频信号时分复用技术多通道转换接口
- 双输出FPGA基本逻辑单元结构的布局布线影响研究
- 2014年
- FPGA基本逻辑单元结构对其性能有着巨大的影响.采用实验的方法,基于三种不同的FPGA内基本逻辑单元(BLE)结构,分别对一系列的基准电路进行装箱和布局布线,研究了不同BLE结构对FPGA布局布线性能的影响.研究揭示了不同BLE结构对布局质量,布局、布线延时和面积有较大的影响,BLE_C结构在布局、布线延时和面积上有较好的优化效果.实验结果对FPGA的结构设计以及相应EDA工具的设计具有参考意义.
- 张红敏江先阳
- 关键词：计算机辅助设计
