您的位置: 专家智库 > >

浙江省重大科技专项基金(2007C11069)

作品数:7 被引量:14H指数:2
相关作者:马琪陈科明王晓晖岳彩发庄世辉更多>>
相关机构:杭州电子科技大学更多>>
发文基金:浙江省重大科技专项基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 7篇中文期刊文章

领域

  • 6篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇电路
  • 3篇电路设计
  • 2篇硬件
  • 2篇SDH
  • 1篇多模式
  • 1篇多模式匹配
  • 1篇多模式匹配算...
  • 1篇硬件描述语言
  • 1篇硬件实现
  • 1篇阵列
  • 1篇帧处理
  • 1篇时钟
  • 1篇时钟提取
  • 1篇矢量
  • 1篇矢量量化
  • 1篇锁相
  • 1篇锁相环
  • 1篇通信
  • 1篇前向纠错
  • 1篇网络

机构

  • 7篇杭州电子科技...

作者

  • 6篇马琪
  • 4篇陈科明
  • 2篇胡睿
  • 2篇庄世辉
  • 2篇岳彩发
  • 2篇王晓晖
  • 1篇沈雷
  • 1篇潘剑侠
  • 1篇李训根
  • 1篇孔利峰
  • 1篇厉海涛
  • 1篇尹法纪
  • 1篇戴一奇

传媒

  • 4篇光通信技术
  • 1篇电声技术
  • 1篇计算机系统应...
  • 1篇光通信研究

年份

  • 1篇2011
  • 1篇2010
  • 5篇2009
7 条 记 录,以下是 1-7
排序方式:
SDH网络分析测试仪发送模块的设计被引量:5
2009年
提出了一个SDH网络分析仪发送模块的设计方案,可以实现SDH网络分析测试仪发送模块所需的功能——能够产生符合ITU-TG.707标准STM-1、STM-4、STM-16、STM-64帧结构的光信号以及符合I-TU-TG.704标准的E1、E3、E4、DS1、DS3各种PDH电信号,同时还能插入各种相关的报警和误码,并提供指针调整功能。所设计的发送模块不仅可以作为SDH网络分析仪中重要的组成部分,也可以作为信号源为各种SDH设备的研发和调试提供标准的SDH信号。
王晓晖马琪岳彩发
关键词:SDHPDH
G.729中线谱对系数量化算法的硬件实现
2009年
首先介绍了基于G.729语音编解码标准的线谱对参数矢量量化的算法步骤及流程。根据ASIC设计方法和要求,用HDL设计硬件电路实现该算法,并将硬件电路仿真结果与C语言算法程序运算结果进行比较,结果显示该硬件设计能很好地实现该算法,结果准确;并比传统DSP编程实现的速度快很多,确保了计算过程的实时性,且所占资源更为节省。
戴一奇陈科明潘剑侠马琪
关键词:线谱对矢量量化ASICG.729
多模式匹配算法的FPGA实现
2011年
针对目前模式匹配算法多采用软件实现,而软件实现效率低下的弊端,提出了一种基于硬件实现模式匹配算法的设计方案。综合Aho-Corasick(AC)算法原理和FPGA硬件特点,在FPGA上实现AC算法;然后利用Quartus Ⅱ对设计进行了验证和性能分析。实验结果表明,基于硬件实现的Aho-Corasick(AC)算法的效率得到显著提升,有效解决了数据快速增长带来的处理速度缓慢的缺点。
孔利峰李训根厉海涛
关键词:模式匹配算法现场可编程门阵列硬件描述语言
一种应用于GPON的AES加密流水线实现方法被引量:2
2009年
介绍了AES加密的算法过程及应用于GPON中的AES加密技术,针对传统的AES加密实现方法应用于GPON中的所存在的问题,提出了一种AES加密的五级流水线电路实现方法,并用硬件描述语言编程实现。通过仿真和综合,结果表明该方法完全可行并十分有效。
庄世辉陈科明马琪胡睿
关键词:GPONAES加密流水线电路设计
GPON系统OLT接收侧FEC解码电路的设计被引量:1
2010年
前向纠错(FEC)在通信系统中有着广泛的应用。在吉比特无源光网络(GPON)系统中,上行带宽是以动态方式进行分配的,光线路终端(OLT)接收侧要求能够支持RS(255,239)及其缩短码的解码。文章采用一种"变换时钟域+RS全码解码"的方法,通过基于双端口随机存储器(DPRAM)的时钟域变换后,再进行RS全码解码。采用这种方式能够以较低的硬件复杂度完成FEC解码。
胡睿陈科明马琪庄世辉
关键词:吉比特无源光网络前向纠错
一种用于光通信的新型时钟提取电路设计被引量:6
2009年
提出了一种采用数据转换跟踪环的时钟提取电路设计方法,介绍了这种新环路的设计结构及工作原理,并对环路性能进行了理论分析和仿真。分析和仿真表明,该电路具有很好的跟踪性能,信噪比较低时可以保持锁定状态,有突发相位抖动出现时可快速进入锁定。可以用于光纤通信系统中。
尹法纪沈雷马琪陈科明
关键词:锁相环时钟提取
用于SDH网络分析的E1/T1解映射和帧处理电路设计被引量:2
2009年
设计了一个用于SDH网络分析的E1、T1信号解映射和帧处理电路。该电路能从符合ITU-TG.707标准的SDH虚容器VC-X中解映射出符合ITU-TG.704标准中所规定的E1、T1帧结构的PDH数据,对解映射出来的信号依据各种帧结构进行解帧和解复帧处理,并进行各种告警检测和性能分析,同时输出处理好的PDH净负荷。该电路也可以对PDH电信号中的E1、T1信号进行帧处理。
岳彩发马琪王晓晖
关键词:SDH帧处理
共1页<1>
聚类工具0