您的位置: 专家智库 > >

西安电子科技大学计算理论与技术研究所

作品数:61 被引量:178H指数:7
相关作者:范全润雷丽晖聂鹏程杨潇潇刘晓芳更多>>
相关机构:武汉大学计算机学院软件工程国家重点实验室武汉大学计算机学院西安邮电学院计算机学院更多>>
发文基金:国家自然科学基金国家重点基础研究发展计划中央高校基本科研业务费专项资金更多>>
相关领域:自动化与计算机技术更多>>

文献类型

  • 58篇期刊文章
  • 3篇会议论文

领域

  • 61篇自动化与计算...

主题

  • 28篇时序逻辑
  • 15篇投影时序逻辑
  • 12篇形式化
  • 8篇PETRI网
  • 8篇WEB服务
  • 7篇命题投影时序...
  • 6篇形式化验证
  • 6篇自动机
  • 5篇多核
  • 5篇可满足性
  • 5篇工作流
  • 4篇调度
  • 4篇形式化方法
  • 4篇组合WEB服...
  • 4篇公理
  • 4篇公理系统
  • 4篇测试用例
  • 3篇定理
  • 3篇定理证明
  • 3篇有限自动机

机构

  • 61篇西安电子科技...
  • 8篇武汉大学
  • 2篇西安邮电学院
  • 2篇国家信息中心
  • 1篇中国空间技术...
  • 1篇中国人民解放...

作者

  • 55篇段振华
  • 13篇田聪
  • 10篇王小兵
  • 6篇张曼
  • 5篇雷丽晖
  • 5篇张琛
  • 4篇张海宾
  • 4篇舒新峰
  • 4篇黄伯虎
  • 4篇聂鹏程
  • 3篇杨琛
  • 3篇张南
  • 3篇门鹏
  • 2篇范全润
  • 2篇杨潇潇
  • 2篇单志广
  • 2篇逄涛
  • 2篇刘晓芳
  • 1篇施小祥
  • 1篇鱼滨

传媒

  • 16篇软件学报
  • 13篇西安电子科技...
  • 10篇西安交通大学...
  • 4篇计算机科学
  • 3篇计算机研究与...
  • 2篇计算机学报
  • 1篇电子科技
  • 1篇武汉大学学报...
  • 1篇华中科技大学...
  • 1篇西北大学学报...
  • 1篇光子学报
  • 1篇兰州大学学报...
  • 1篇电子科技大学...
  • 1篇系统仿真学报
  • 1篇四川大学学报...
  • 1篇计算机科学与...
  • 1篇2006年全...
  • 1篇2010年第...
  • 1篇第十二届全国...

年份

  • 1篇2023
  • 1篇2021
  • 1篇2019
  • 2篇2018
  • 1篇2017
  • 3篇2016
  • 3篇2015
  • 4篇2014
  • 2篇2013
  • 5篇2012
  • 7篇2011
  • 11篇2010
  • 10篇2009
  • 4篇2008
  • 5篇2007
  • 1篇2006
61 条 记 录,以下是 1-10
排序方式:
一个命题投影时序逻辑符号模型检测器被引量:3
2015年
现有模型检测工具的形式化规范语言,如计算树逻辑(computation tree logic,简称CTL)和线性时序逻辑(linear temporal logic,简称LTL)等的描述能力不足,无法验证ω正则性质.提出了一个命题投影时序逻辑(propositional projection temporal logic,简称PPTL)符号模型检测工具——PLSMC(PPTL symbolic model checker)的设计与实现过程.该工具基于著名的符号模型检测系统NuSMV,实现了PPTL的符号模型检测算法.PLSMC的规范语言PPTL具有完全正则表达能力,这使得定性性质和定量性质均可被验证.此外,PLSMC可以有效地缓解模型检测工具中容易发生的状态空间爆炸问题.最后,利用PLSMC对铁路公路交叉道口护栏控制系统的安全性质和周期性性质进行验证.实验结果表明,PPTL符号模型检测工具扩充了NuSMV系统的验证能力,使得时间敏感、并发性和周期性等实时性质可以被描述和验证.
逄涛段振华刘晓芳
关键词:符号模型检测时序逻辑
工作流网合成规则及其在流程设计中的应用被引量:1
2012年
针对工作流网建模过程中节点精化方法只能扩展单节点的局限性,提出一种基于Petri网合成规则的工作流网精化方法.在活的和有界的自由选择网合成规则上添加限制,使其适用于自由选择工作流网的精化,定义可分离工作流网及其保持可分离性的合成规则,证明在自由选择或可分离工作流网上应用合成规则所生成工作流网的合理性.使这两类工作流网的精化能够一次涉及多个节点,为其建模提供维度不同且粒度更细的参考原则.
张曼段振华
关键词:工作流PETRI网
Verilog程序的命题投影时序逻辑符号模型检测被引量:5
2014年
为了保证以Verilog硬件描述语言设计的片上系统的正确性,提出了Verilog程序的符号模型检测方法.依据形式化操作语义将Verilog程序建模为有限状态机,将设计规范用命题投影时序逻辑公式描述,并采用命题投影时序逻辑符号模型检测工具对程序进行验证,从而证明片上系统满足设计规范.以Verilog程序描述的四位同步二进制计数系统的验证实例表明,Verilog程序的命题投影时序逻辑符号模型检测方法是可行的.
逄涛段振华刘晓芳
关键词:时序逻辑符号模型检测硬件描述语言
基于工作流模式的OWL-S过程模型分析及其应用被引量:1
2007年
确定OWL-S过程模型描述Web服务之间交互协议的能力和缺陷,为组合Web服务执行提供有效支持。将组合Web服务视为基于Web服务的工作流,利用OWL-S过程模型的控制结构给出工作流模式的实现方案,分析出OWL-S描述Web服务之间交互协议的能力及缺陷;在此基础上,设计并实现基于OWL-S的组合Web服务执行工具,通过验证Web服务调用的有效性及Web服务之间交互协议的有效性,提高组合Web服务执行的健壮性。
雷丽晖段振华
自由选择工作流网的可靠完备化简规则集被引量:3
2013年
流程化简技术是一种重要的商业流程模型分析方法.已有的非形式化化简方法因缺乏理论基础而无法保证完备性.基于Petri网的化简方法应用范围不针对流程模型因而不能保证可靠性.提出了针对自由选择工作流网的一个可靠完备化简规则集,可靠性保证化简过程中这类模型的行为正确性被保持,完备性保证任意一个正确的此类工作流网最终都能被化简为最简形式.基于化简规则集给出可靠完备的合成规则集,用于流程模型的设计与精化.
张曼段振华王小兵
移动环境中的位置依赖连续轮廓查询被引量:2
2012年
针对移动环境中查询点快速移动时连续、高效输出给定搜索区域数据轮廓的问题,提出一种位置依赖连续轮廓查询算法(LDCS).该算法结合数据流技术,首先使用R树快速更新查询数据,然后利用两次连续计算时搜索区域的重叠性构造被动数据流,并对新增和失效数据分别进行处理,从而连续输出轮廓.由于充分利用了已有结果,LDCS的计算量较传统算法有大幅下降.实验结果表明,LDCS特别适合计算频度要求较高的场合,与基于网格索引的算法相比,时间效率随着数据集规模的增大显著提升.
黄伯虎张海宾王小兵刘旭东
关键词:数据流查询处理移动计算
语义标记Petri网的组合Web服务建模与验证(英文)被引量:1
2009年
随着Web服务组合的发展,整合业务过程成为可能。组合Web服务可以被看作是基于过程的工作流。由于死锁、不安全和不可达等流的设计错误会影响组合Web服务的有效执行,因此这些错误应在组合Web服务执行前被检测出并修改。提出了基于语义标记Petri网的组合Web服务建模与验证方法。首先提出语义标记Petri网(SaPNs),并给出其语义;用受限描述逻辑tableau算法获得组合Web服务;使用SaPNs描述组合Web服务及其组成部分;最后,使用基于SaPNs的分析方法验证了组合Web服务。使用该方法在开放的Internet环境下可以获得满足客户需求的、可靠的组合Web服务。
雷丽晖段振华
关键词:PETRI网WEB服务语义匹配
扩展π演算对时间相关移动并发系统的建模与推演被引量:1
2014年
针对π演算难于对时间相关移动并发系统进行建模和推演,提出了一种采用扩展π演算p-π对时间相关移动并发系统进行形式化建模与推演的方法。该方法首先采用区间动作前缀和瞬时动作前缀分别描述系统的时间相关行为和交互行为,并通过操作算子将子进程进行复合,然后利用操作规则构造出系统的时间相关标记迁移系统和可接受的执行路径,最后基于上述迁移系统和执行路径完成对系统性质的推演。对移动车辆控制系统的分析表明,所提方法可对时间相关移动并发系统进行有效建模和推演,保证时间相关移动并发系统的可靠性。
罗玲段振华
关键词:Π演算形式化建模
基于聚类和划分的SAT分治判定被引量:1
2015年
提出了一种将布尔公式划分为子句组来进行布尔可满足性判定的方法.CNF(conjunctive normal form)公式是可满足的当且仅当划分产生的每个子句组都是可满足的,因此,通过判定子句组的可满足性来判定原公式的可满足性,相当于用分治法将复杂问题分解为多个子问题来求解.这种分治判定方法一方面降低了原公式的可满足性判定复杂度;另一方面,由于子句组的判定可以并行,因而判定速度能够得到进一步的提高.对于不能直接产生布尔子句组划分的情形,提出了一种利用聚类技术将CNF公式聚类成多个簇,然后消去簇间的公共变量来产生子句组划分的方法.
范全润段振华
关键词:合取范式布尔可满足性聚类
芯片开发功能验证的形式化方法被引量:2
2021年
在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性;同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.提出一种新型验证设计模型和生成代码一致性的方法,该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.
姚广宇张南田聪段振华刘灵敏孙风津
关键词:芯片设计命题投影时序逻辑
共7页<1234567>
聚类工具0