您的位置: 专家智库 > >

周锦锋

作品数:11 被引量:20H指数:3
供职机构:中国科学院计算技术研究所更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇期刊文章
  • 4篇会议论文
  • 1篇学位论文

领域

  • 6篇电子电信
  • 6篇自动化与计算...

主题

  • 5篇低功耗
  • 5篇芯片
  • 5篇功耗
  • 4篇低功耗设计
  • 4篇电路
  • 4篇可测性
  • 4篇功耗设计
  • 3篇系统级芯片
  • 3篇可测性设计
  • 3篇集成电路
  • 3篇SOC
  • 2篇时钟
  • 2篇门控时钟
  • 2篇RTL
  • 2篇超大规模集成
  • 2篇超大规模集成...
  • 2篇大规模集成电...
  • 1篇代码
  • 1篇代码覆盖
  • 1篇代码覆盖率

机构

  • 11篇中国科学院
  • 1篇中国科学院大...

作者

  • 11篇周锦锋
  • 8篇倪光南
  • 7篇陈志冲
  • 4篇高军

传媒

  • 3篇计算机辅助设...
  • 3篇中国科学院计...
  • 1篇计算机研究与...
  • 1篇微电子学与计...
  • 1篇计算机应用研...
  • 1篇中国科学院计...

年份

  • 3篇2004
  • 2篇2003
  • 5篇2002
  • 1篇2000
11 条 记 录,以下是 1-10
排序方式:
低功耗MP3解码器设计及其可测性分析
该文叙述基于ASIC的低功耗MP3解码器设计,从算法级、结构级和电路级等层次综合考虑,达到降低功耗的目的.在算法级,提出了用地址产生代替通常的'比特池'缓冲区;提出了结合查表法和多项式拟合法的一种精度高、计算速度快、存储...
周锦锋
关键词:低功耗MP3解码器ASIC可测性设计
文献传递
智能遥控控制芯片低功耗设计
2004年
在前人低功耗设计研究基础上 ,实现了智能遥控控制芯片的低功耗设计 ,重点从系统结构级提出了减少功耗的一些方法 ,如低功耗模式、降低高频时钟的活动、减少存储器的功耗、减少信号跳变等。
陈志冲高军周锦锋
关键词:SOC低功耗门控时钟
集成PAGER控制芯片低功耗设计
随着大规模集成电路技术的发展,ASIC设计进入SOC(System-On-Chip)设计时代.依靠电池供电的手持类电子产品,在市场上取得了巨大成功,对降低功耗提出了越来越高的要求,低功耗设计成为SOC设计面临的一个关键挑...
高军陈志冲周锦锋倪光南
关键词:SOC低功耗门控时钟可测性
文献传递
基于AMBA的On-Chip桥设计
SoC(System-on-Chip)设计中,越来越多的采用IP子系统.为了缩短设计周期和将来的可重用性,采用总线互连是一种常用的设计方法.为了提高系统的性能和降低整个系统的功耗,一般会将系统总线与外设总线分开,比如在A...
陈志冲周锦锋高军倪光南
关键词:系统级芯片知识产权
文献传递
基于控制信号的RTL级功能覆盖率
功能仿真是验证硬件设计正确与否的基本手段,但是缺乏有效地量化验证程度的标尺.理想的量化标尺应该抽象到功能级,反映出一组仿真矢量能够覆盖到多少功能.绝大部分的功能在RTL的代码中表现为一组控制信号,所以,可以用控制信号的状...
周锦锋陈志冲倪光南
关键词:仿真代码覆盖率
文献传递
针对多时钟扫描测试的可测性设计方法被引量:8
2003年
在数字集成电路设计和生产中 ,基于扫描的测试方法是重要的可测性设计 (design for test)技术 在多时钟的扫描测试设计中 ,不同时钟域之间信号的交叉会增加测试矢量的数目 ,从而增加了测试的成本 采用新的可测性设计方法 ,在扫描测试时用多路选通器隔断时钟域之间的交叉信号 ,使得原来处于不同捕获时钟组的时钟被分配到相同的时钟组中 ,在故障覆盖率基本不变的同时 ,减少测试矢量 ,降低测试成本 经实验验证 ,文中新的可测性设计方法可以明显地减少测试矢量数目 。
周锦锋陈志冲倪光南
关键词:数字集成电路
基于SOC的PAGER控制芯片设计
2002年
文章讨论了PAGER控制器芯片(ZQD021)的系统设计,该控制器内部集成了FLASH,SRAM、POCSAG协议解码器和嵌入式MCUCORE。重点分析了芯片的可测性设计(DFT)、内嵌FLASH设计、低功耗设计。其设计方法和思路对消费类和嵌入式控制芯片的设计有一定的借鉴意义。
高军周锦锋倪光南
关键词:SOC系统级芯片可测性设计低功耗设计数字电路
SoC设计中嵌入存储器对ATPG的影响被引量:5
2002年
在ASIC设计中,越来越多地采用了SoC(systems-on-a-chip)方法,同时也因为采用各种IP核和嵌入存储器,给芯片的设计和测试带来了复杂性,特别是在ATPG中这些单元对故障覆盖率有较大的影响.现在已经有一些测试嵌入存储器本身的方法,但这些方法一般不考虑嵌入存储器对周围逻辑可测性的影响.在分析了嵌入存储器对ATPG的影响后,提出了消除这些影响的RTL级的DFT方法,这种方法得到了实验的检验.
陈志冲周锦锋倪光南
关键词:SOC设计ATPG系统级芯片可测性设计
用于低功耗设计和测试的自适应触发器被引量:3
2004年
提出一种触发器结构———自适应触发器 ,它可以同时降低VLSI电路的工作功耗和扫描测试时的功耗 自适应触发器监视D端和Q端的逻辑电平 ,当两者的逻辑电平相等时 ,就会自动把触发器的内部时钟停在逻辑高电平 ;否则 ,触发器要跳变时 ,就会自动地恢复触发器的内部时钟 在触发器的跳变率较低时 ,自适应触发器能有效地降低触发器的功耗 同DL DFF和时钟门控相比 ,自适应触发器具有不需要附加额外电路 。
周锦锋倪光南
关键词:低功耗设计超大规模集成电路
完全RTL的故障数目预测及故障覆盖率计算被引量:2
2004年
在超大规模集成电路设计过程中 ,门级故障仿真通常因仿真速度太慢而不能满足市场需求 ,因此近年来寄存器传输级 (RTL)故障仿真成了一个研究热点 已有的RTL的故障模型和故障仿真方法在计算系统的故障覆盖率时 ,对故障数目或者加权系数的计算需要将RTL设计综合到门级 文中在信号位宽和运算符类型的基础上 ,提出了一种在RTL预测故障数的手段 ,并由此得到完全RTL的故障覆盖率计算方法
陈志冲周锦锋倪光南
关键词:RTL超大规模集成电路寄存器传输级加权系数
共2页<12>
聚类工具0