黄琼珍
- 作品数：4 被引量：12H指数：2
- 供职机构：上海交通大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于MIPS核的片上系统总线控制器设计被引量：1
- 2004年
- 针对基于MIPS核的高清晰度电视(HDTV)的片上系统,设计了一种EC总线控制器。在MIPS核外采用高速缓存来提高总线效率。实现了流水线总线事件,解决了EC总线时钟与外设时钟的转换。通过MIPS总线功能模块(BFM)的时序仿真验证了该控制器的正确性。0.25-μmCMOS工艺综合了EC总线控制器的RTL代码,总线时钟可达到149MHz。最后通过了FPGA验证。
- 袁丹寿黄琼珍戎蒙恬
- 关键词：总线控制器片上系统
- H.264/AVC中去块效应环路滤波的VLSI实现被引量：8
- 2006年
- 提出了一种适用于H.264编解码环内去块效应滤波的VLSI结构。利用相邻4×4像素块间数据的依赖关系合理组织数据存储顺序,并通过增加本地SRAM,使垂直滤波数据来自本地,读写外部SDRAM的次数减半,从而大大减少滤波处理的周期数。设置转置寄存器,水平滤波和垂直滤波可共用一维滤波电路。仿真结果显示,一个宏块去块效应滤波仅需要230个周期。在0.18μm工艺下,最大频率100M时,综合逻辑门数为14K。
- 黄琼珍郑世宝杨宇红
- 关键词：去块效应滤波H.264环路滤波
- H.264/AVC中自适应去块效应滤波的硬件架构设计与实现
- H.264/AVC是ITU-T Video Coding Experts Group（VCEG）与ISO/IEC Moving Picture Experts Group（MPEG）共同组成的Joint Video Te...
- 黄琼珍
- 关键词：编码器解码器去块效应滤波环路滤波硬件架构
- 文献传递
- HDTV SoC平台中的MPEG-2变长码解码芯片设计被引量：3
- 2005年
- 提出了一种适用于高清晰度数字电视片上系统的MPEG-2变长码解码结构,采用MIPS4KcTM嵌入式CPU,在AM鄄BA总线的基础上设计了系统总线和系统的工作流程。根据MPEG-2视频码流的层次特点,模块间采用数据驱动结构,使用两级桶形移位寄存器实现并行解码结构,可缩短关键路径并简化控制逻辑。用硬件描述语言进行描述并通过逻辑功能仿真,用0.18μmCMOS工艺综合了变长码解码的RTL代码,时钟频率达到150MHz,并在XC6000型FPGA上通过验证。
- 黄琼珍郑世宝王峰
- 关键词：高清晰度数字电视片上系统MPEG-2标准
