徐科
- 作品数：11 被引量：14H指数：2
- 供职机构：复旦大学更多>>
- 发文基金：国家高技术研究发展计划更多>>
- 相关领域：电子电信自动化与计算机技术更多>>
- 采用双指令集的32位嵌入式微处理器
- 本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单...
- 徐科王文婷忻凌闵昊周晓方顾沧海
- 文献传递
- 一种RSA算法的新型ASIC实现被引量：7
- 2004年
- 提出了一种实现RSA算法的新型ASIC结构,具有较小的芯片面积和较强的灵活性,适合于智能IC卡应用.利用0.5μmCMOS标准单元库实现了该RSA协处理器,约折合14K(210)等效门,面积约3mm2,最高工作频率40MHz,完成1024位RSA加/解密运算需时375ms.
- 朱柯嘉杨青松徐科闵昊
- 关键词：专用集成电路RSA算法协处理器智能IC卡
- 利用Aptix硬件仿真器对32位嵌入式RISC处理器的硬件验证
- 2002年
- 随着ASIC技术的不断发展,设计规模及复杂程度也不断增加,前端设计的准确性对整个项目的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。但是通常的FPGA板由于其配置的相对固定性和不易扩展性,越来越不能满足当前大规模设计,尤其是SOC设计的需要本文采用Aptix公司提供的MP3CF硬件仿真器构建了一个实时验证系统,对自行设计的32位嵌入式RISC微处理器进行了在线硬件验证。
- 徐科杨雪飞朱柯嘉闵昊
- 关键词：硬件验证硬件仿真器嵌入式微处理器软件仿真
- 一种适合SOC的时钟控制器IP核被引量：1
- 2003年
- 随着集成电路系统的规模和复杂性的不断提高,基于IP核的SOC系统的设计已被广泛采用。与此同时,电路测试的难度不断增大,对电路的可测性设计也提出了更高的要求。文章介绍了应用于嵌入式系统的16位时钟控制器(TimerControlUnit)的IP核设计,设计中采用了JTAG可测性设计电路。
- 周宇徐科杨青松孙承绶
- 关键词：SOCIP核嵌入式系统JTAG可测性设计
- 采用双指令集的32位嵌入式微处理器
- 本发明为一种采用新体系结构的32位嵌入式微处理器，能够处理本地RISC指令和Java卡虚拟机两套指令集。它由取指单元、指令cache、指令译码电路、指令折叠电路、通用寄存器组、数据运算单元、内存单元、前推电路、异常处理单...
- 徐科王文婷忻凌闵昊周晓方顾沧海
- 文献传递
- Σ-ΔA/D转换器中电压放大型运放的高线性度设计被引量：1
- 2004年
- 高阶、高精度是当前Σ-Δ调制器的设计趋势,随着系统结构越来越复杂,带内量化噪声的噪声背景逐渐降低,已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大,甚至成为决定因素。为提高Σ-Δ调制器的线性度,对运算放大器这一主要非线性源进行了深入的分析,并提出若干优化方案。最后,通过一个三阶单环Σ-Δ调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构,大大减小了系统功耗。
- 杨雪飞徐科李联杨青松
- 关键词：运算放大器∑-△调制器开关电容量化噪声
- 32位嵌入式RISC处理器的VLSI实现(英文)
- 2003年
- 本文实现了一个低功耗,高速度的32位RISC处理器。芯片采用了ARM V4的指令集,哈佛结构和五级流水线。同时利用了改进的流水冲突检测控制和异常处理使得流水线能以较高的速度顺序流动。与商用的ARM7TDMI相比,在0.6mm的工艺上达到了与商用0.35mm工艺制造相同的速度,同时CPI降低了26%,MIPS上升了36%。整个系统在APTIX公司提供的MP3CF硬件仿真器上完成了硬件验证,现已完成了版图设计并提交流片。
- 徐科王文婷闵昊
- 关键词：32位RISC处理器指令集哈佛结构VLSIMIPS
- 32位嵌入式RISC处理器的硬件验证被引量：3
- 2003年
- 随着ASIC技术的不断发展,设计规模及复杂程度不断增加,前端设计的准确性对整个系统的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。文章采用Aptix公司提供的MP3CF硬件仿真器,构建了一个实时验证系统,对自行设计的32位嵌入式RISC微处理器进行了在线硬件验证。
- 徐科杨雪飞朱柯嘉闵昊
- 关键词：RISC嵌入式处理器硬件验证硬件仿真器流水线
- 一种新体系结构、带Java功能的32位嵌入式微处理器设计被引量：2
- 2005年
- 针对嵌入式系统设计了一个带 Java功能的 32位嵌入式微处理器 ,具有两种工作模式 ,支持本地 RISC指令集和 Java字节码两套指令系统 ,并能够在两种状态之间进行无缝的切换 .与现有的同类微处理器比较 ,性能有较大提高 .
- 徐科忻凌朱柯嘉闵昊
- 关键词：嵌入式JAVACACHE堆栈
- 32位嵌入式RISC处理器核的VLSI实现
- 我们设计了一个与商用ARM7兼容的32位嵌入式RISC处理器.在ARM7的基础上,对结构进行了适当的改进以提高性能.传统的冯诺依曼结构被哈佛结构所取代,流水线的深度从三级增加到五级.为减少流水线的互锁,提高CPI的值,还...
- 徐科
- 关键词：嵌入式系统哈佛结构RISCARMCPI
- 文献传递
