李华伟
- 作品数：221 被引量：273H指数：10
- 供职机构：中国科学院计算技术研究所更多>>
- 发文基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划更多>>
- 相关领域：自动化与计算机技术电子电信文化科学农业科学更多>>
- 一种用于神经网络处理器的故障检测方法
- 本发明提供一种用于神经网络处理器的故障检测方法，所述检测方法包括:S1、根据待检测处理器的应用场景，获取该场景中对故障敏感的测试样本组成的测试集；S2、将所述测试集输入待检测处理器中进行神经网络推理；S3、计算待检测处理...
- 李雯王颖李华伟李晓维
- 文献传递
- 基于测量的时延故障诊断被引量：2
- 1999年
- 与时延测试相比，时延故障诊断需要更精确的故障模型．该文提出了采用精确测量的时延模型和时延故障模型．在这种模型下，利用电路通路图的原理，得到与被测电路的拓扑结构有关的一个精简测试集．测试集的大小与电路的大小保持线性增长关系；其中的每一个测试对应于一条通路的单跳变敏化［９］ 向量．将测试集中的单跳变敏化向量送入被测电路，可以用测试仪测量相应通路的延时，得到电路关于此测试集的时延故障症侯．该文对时延故障症侯提供的诊断方法是针对单线时延故障的，可以将时延故障定位到少数的几根线上，甚至单线上．实验结果表明，这种时延测试的诊断方法是行之有效的．
- 李华伟李忠诚闵应骅
- 关键词：时延故障故障诊断集成电路
- 考虑串扰影响的时延测试被引量：4
- 2003年
- 超深亚微米工艺下,串扰的出现会导致在电路设计验证、测试阶段出现严重的问题。本文介绍了一个基于波形敏化的串扰时延故障测试生成算法。该算法以临界通路上的串扰时延故障为目标故障进行测试产生,大大提高了算法的效率。实验表明,以该算法实现的系统可以在一个可接受的时间内,对一定规模的电路的串扰时延故障进行测试产生。
- 张月李华伟宫云战李晓维
- 关键词：集成电路集成度串扰时延测试
- 应用Variable-Tail编码压缩的测试资源划分方法被引量：32
- 2004年
- 测试资源划分是降低测试成本的一种有效方法 .本文提出了一种新的有效的对测试数据进行压缩的编码 :Variable Tail编码 ,并构建了基于该编码的测试资源划分方案 .文章的理论分析和实验研究表明了采用Variable Tail编码能取得比Golomb编码更高的压缩率 ,针对多种模式下的测试向量均能提供很好的压缩效果 ,解码器的硬件也较易实现 .文章还提出了一种整合不确定位动态赋值的测试向量排序算法 ,该算法可以进一步提高测试压缩率 .文章最后用实验数据验证了所提编码和排序算法的高效性 .
- 韩银和李晓维徐勇军李华伟
- 关键词：可适应性
- 超速时延测试系统及测试方法
- 本发明涉及一种超速时延测试系统和方法，系统包括时钟信号选择器和位于被测电路扫描链上的测试时钟生成模块。所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生成测试时钟，将所述测试时钟输入所述时钟信号选择器；所述测...
- 裴颂伟李华伟李晓维
- 文献传递
- 一种三维集成电路片上网络路由方法及其系统
- 本发明公开了一种三维集成电路片上网络的路由方法，该方法采取三维转向模型进行路由指导，且采取端口选择机制进行合法输出端口的选择，将数据包由源节点单向路由至目的节点。该三维转向模型为基于奇偶转向模型，以三维场景中的X‑Y平面...
- 周君李华伟李晓维
- 文献传递
- 一种微处理器架构及微处理器故障检测方法
- 本发明提出一种微处理器架构，包括：主核、从核、总线及比较器，该主核和该比较器分别通信连接至该总线，该从核通信连接至该比较器；微处理器处于锁步模式时，该比较器阻塞该从核对该总线的访问请求，该主核和该从核均执行主核任务，该比...
- 吕浙帆王天成李华伟李晓维
- 文献传递
- 一种基于子元组划分的快速两维包分类算法被引量：2
- 2006年
- 包分类对于支持如防火墙、攻击检测、差分服务等网络应用有着重要的意义.研究人员对此做了大量研究.其中基于Srinivasan提出的元组空间思想的算法都存在着不能够通过预查找的方法直接定位匹配规则的元组的问题,因此此类算法的平均查找性能不稳定.针对两维包分类,提出了将元组划分为子元组的准则,满足准则的子元组可以根据3个独立的一维查找结果确定是否包含匹配规则,通过消除不必要的元组查找来提高查找速度和获得稳定的查找性能.
- 刘彤李华伟李晓维宫曙光
- 关键词：元组
- 考虑串扰的集成电路静态定时分析方法被引量：1
- 2013年
- 针对电路设计流程中静态定时问题,介绍了基于时间窗口和跳变图的考虑串扰的静态定时分析方法。通过判断受害线和侵略线的时间窗或跳变图是否有交叠,筛选出可能产生串扰效应的耦合线对;结合串扰延迟计算公式,将串扰引起额外时延加入通路时延中,从而使静态定时分析的结果更准确,并将该方法集成到一款商业EDA工具中。实验结果表明,该方法能更准确的表示最坏情况下的通路时延,相比于时间窗口的方法,跳变图增加了少许时间和空间开销,却能够多删除约24%的虚假耦合线对。
- 王伟芳李华伟
- 关键词：集成电路耦合电容串扰时延EDA工具
- 一种虚拟网络系统及其实现方法
- 本发明公开了一种虚拟网络系统，包括处理器模拟模块、实物理网络设备；还包括网络设备模拟模块和网络数据缓冲区模拟模块；其中，网络设备模拟模块由网络设备发送单元、网络设备接收单元和网络设备控制单元组成；网络设备模拟模块加载到处...
- 付斌章张飞飞韩银和刘彤鄢贵海李华伟
- 文献传递
