您的位置: 专家智库 > >

李宏义

作品数:8 被引量:8H指数:1
供职机构:北京大学更多>>
发文基金:国家杰出青年科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇专利
  • 2篇期刊文章
  • 2篇学位论文

领域

  • 5篇电子电信
  • 1篇自动化与计算...

主题

  • 5篇调制器
  • 5篇转换器
  • 5篇SIGMA-...
  • 5篇SIGMA-...
  • 4篇量化器
  • 4篇模数转换
  • 4篇模数转换器
  • 4篇减法器
  • 4篇SIGMA-...
  • 2篇电路
  • 2篇调制
  • 2篇数字逻辑
  • 2篇理想性
  • 2篇积分电路
  • 1篇英文
  • 1篇数字转换器
  • 1篇前馈
  • 1篇网络
  • 1篇网络仿真
  • 1篇模拟数字转换...

机构

  • 8篇北京大学

作者

  • 8篇李宏义
  • 6篇王源
  • 5篇贾嵩
  • 5篇张兴
  • 4篇张钢刚
  • 1篇吉利久
  • 1篇赵宝瑛
  • 1篇宋颖

传媒

  • 1篇Journa...
  • 1篇北京大学学报...

年份

  • 2篇2013
  • 3篇2012
  • 1篇2011
  • 1篇2008
  • 1篇2006
8 条 记 录,以下是 1-8
排序方式:
一种对无线传感器网络基站DoS攻击的防御方法
拒绝服务(DoS)攻击是一种阻碍授权用户正常获得服务的主动攻击,在无线传感器网络中,同样存在着DoS攻击的威胁。由于基站承担着收集并处理由传感器传来的数据,和将数据传递给用户的责任,所以从直观上看,攻击者对基站与无线传感...
李宏义
关键词:博弈理论拒绝服务网络仿真DOS攻击攻击防御
文献传递
Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
本发明公开了一种Sigma-Delta调制器及包含其的模数转换器,所述调制器包括:由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量...
李宏义王源贾嵩张钢刚张兴
Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器,包括:第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字...
李宏义王源贾嵩张钢刚张兴
Sigma-Delta调制器及包含其的Sigma-Delta模数转换器
本发明公开了一种Sigma-Delta调制器及包含其的模数转换器,所述调制器包括:由输入向输出依次连接的第一增益单元、第一模拟减法器、第一延迟积分器、第三增益单元、第二模拟减法器、积分电路结构、第五增益单元、量化器、由量...
李宏义王源贾嵩张钢刚张兴
文献传递
改进的基于GSM标准二阶多位噪声耦合过采样调制器(英文)被引量:1
2012年
提出一个改进的二阶三位噪声耦合过采样调制器,它将量化器前所有的加法运算移动到第2个积分器的前面,并通过引入反馈通道和延时输入信号,使反馈数模转换器的苛刻时序得到缓解。此调制器在0.35μmCMOS工艺下设计并生产,整个调制器使用了两个有源模块。在100 kHz信号带宽和12.8 MHz时钟频率下,完成了86.4 dB的SNDR和95.8 dB的DR,3.3 V电源电压下,消耗9.84 mW。此调制器能满足GSM系统的需求。
李宏义王源贾嵩张兴
关键词:前馈
Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器
本发明为一种能增大输入信号范围提高精度的低线路敏感性Sigma-Delta调制器,包括:第一模拟减法器、第一增益单元、至少一个辅助量化器、第二增益单元、第二模拟减法器、内部Sigma-Delta调制模块、移位寄存器、数字...
李宏义王源贾嵩张钢刚张兴
文献传递
高性能SigmA-Delta调制器的设计研究
随着微电子学的发展,电子系统越来越多的功能由DSP模块来完成,ADC作为连接DSP与外部模拟世界的接口,其作用举足轻重。Sigma-Delta ADC的崛起源自于其高分辨率的性能,在保持高分辨率的基础上,现在正朝着宽带、...
李宏义
关键词:模拟数字转换器SIGMA-DELTA调制器
An Adaptive-Bandwidth CMOS PLL with Low Jitter and a Wide Tuning Range被引量:7
2008年
This paper presents a novel adaptive-bandwidth charge pump PLL with low jitter and a wide tuning range. With an adaptive bandwidth,the proposed PLL can scale its loop dynamics proportional to the output frequency and maintain optimal performance over its entire output range. In order to improve the jitter performance of the PLL,a matching tech- nique is employed in the charge pump,and a voltage-to-voltage converter is used to achieve a low gain VCO. The experimental chip was fabricated in a 0. 35μm CMOS process. The measured results show that the PLL has perfect jitter performance within its operating range from 200MHz to 1.1GHz.
宋颖王源贾松李宏义赵宝瑛吉利久
关键词:PLL
共1页<1>
聚类工具0