您的位置: 专家智库 > >

汪健

作品数:14 被引量:10H指数:2
供职机构:北方通用电子集团有限公司更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 14篇中文期刊文章

领域

  • 11篇电子电信
  • 3篇自动化与计算...

主题

  • 4篇电路
  • 2篇电路设计
  • 2篇以太
  • 2篇以太网
  • 2篇专用电路
  • 2篇SOC系统
  • 2篇E1
  • 1篇导航
  • 1篇导航定位
  • 1篇低功耗
  • 1篇多核
  • 1篇信号
  • 1篇异步
  • 1篇异步收发器
  • 1篇引信
  • 1篇上电复位
  • 1篇收发
  • 1篇收发器
  • 1篇数据采集
  • 1篇数据采集存储

机构

  • 13篇北方通用电子...
  • 1篇合肥工业大学
  • 1篇电子部

作者

  • 14篇汪健
  • 10篇张磊
  • 7篇陈亚宁
  • 6篇赵忠惠
  • 5篇余向阳
  • 4篇王镇
  • 3篇王少轩
  • 3篇张瑾
  • 3篇徐叔喜
  • 2篇刘成玉
  • 2篇张跃玲
  • 1篇王丽
  • 1篇黄正峰
  • 1篇王丽丽
  • 1篇郁兆华
  • 1篇陈剑
  • 1篇王宁
  • 1篇白涛

传媒

  • 10篇集成电路通讯
  • 3篇单片机与嵌入...
  • 1篇电子技术应用

年份

  • 2篇2016
  • 1篇2015
  • 5篇2014
  • 5篇2013
  • 1篇2012
14 条 记 录,以下是 1-10
排序方式:
FPGA的验证平台及有效的SoC验证方法被引量:5
2016年
设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法。利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等。实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率。
张跃玲张磊汪健王镇
关键词:DSPSOC系统FPGA平台
DDC数字下变频ASIC电路设计被引量:3
2013年
为了利用ASIC电路实现数字下变频的功能,分析了数字下变频的结构,采用正向设计方法并利用硬件描述语言Verilog实现各模块的功能,最后基于0.13μm工艺实现版图设计,完成ASIC电路流片。
张磊陈亚宁刘成玉徐叔喜汪健
关键词:下变频ASIC版图
SoC——从低功耗到可靠性加固设计
2013年
集成电路的功耗与可靠性密切相关,又相互矛盾,尤其随着设计与工艺技术的快速发展,SoC面临功耗密度的迅速增加和系统可靠性的降低两大严峻挑战。SOC的可靠性加固设计可分为存储器的可靠性加固设计和组合与时序逻辑的可靠性加固两种类型。采用多种冗余技术并在系统级对可靠性与功耗之间进行协调优化,才能满足高可靠性SOC的要求。
汪健黄正峰
以太网和E1协议转换技术研究
2014年
以太网是现有局域网中所采用的最通用的通信协议标准,E1接口是在当前军队系统、电力系统等大型系统的传输网络中最常用的接口标准。为实现以太网到E1转换,采用了两级缓存结构。第一级缓存主要用于速率的匹配,第二级缓存主要用于E1和MAC帧的形成。采用硬件描述语言Vet-ilog实现了以太网和E1协议转换,并通过FPGA硬件验证了E1数据的级联传输和以太网数据之间转换无误。该转换技术能够很好的实现以太网和E1协议互转,在保证转换功能的基础上大大的缩短了开发周期及降低了成本。
张磊赵忠惠王少轩余向阳汪健
关键词:以太网E1
不同协议层总线相互转换电路设计
2013年
一种UART总线与CAN总线相互转换电路可以将串行总线中的数据不作任何修改地转换为CAN报文并传送到CAN—bus网络中,也可以将CAN—bus网络中的CAN报文不作任何修改地转换为串行总线中的数据输出,实现两者之间的透明转换。
张磊刘成玉余向阳王丽汪健
关键词:CANUART总线
通用高速乘法器IP模块设计
2013年
随着ASIC电路处理速度和面积的要求越来越高,对其内部调用的乘法器模块的要求也越来越苛刻,传统的乘法器设计已不能满足需求,一种通用的高速16位乘法器IP模块。采用Bootk2编码,4—2压缩器以及超前进位加法器等算法和技术,在减小乘法器延时的同时,大大节省了电路面积。实现了高速运算,满足了ASIC电路日益增长的技术要求。
赵忠惠张磊王少轩陈亚宁王宁汪健
关键词:乘法器
一种多核SoC的复位管理系统设计被引量:2
2016年
设计了一种适用于多核SoC系统的低功耗上电复位电路,并根据冷复位、暖复位、看门狗复位、软件复位等复位源的类型设计了一种多核SoC系统的复位管理电路。复位管理电路提供了多核SoC系统处理器、片上总线及片上各个IP模块的复位信号,并都进行了相应的异步复位、同步释放处理。结果表明,设计的多核SoC系统的复位管理电路能够正确控制SoC芯片复位及复位释放后的多核SoC系统正常运行。
张跃玲赵忠惠白涛汪健张瑾
关键词:上电复位
EDA集成化逻辑综合平台的构建与实现
2014年
数字集成电路的设计紧紧依托先进的半导体集成电路设计平台。通过资源整合集成了设计工具、IP库与工艺库及设计脚本、输出文件等,构建了集成化的逻辑综合平台,通过合理设计基于平台的应用流程,完成电路的逻辑综合,提高了设计效率,实现了资源共享,方便了项目管理。
陈亚宁王镇张磊赵忠惠汪健
关键词:逻辑综合DCIP
通用异步收发器UART16C554的电路设计
2013年
通过对电路RTL代码编写、Modelsim功能仿真、以及FPGA综合验证,最终形成了一个与硬件16C554完全兼容的可复用IP核。该IP核通过功能验证和FPGA的原型验证,可以与实际的16C554芯片完全匹配。满足其所有功能。
张磊余向阳王丽丽汪健
关键词:异步收发器FIFOIP核
采用JFM7201的北斗基带数字接收通道设计
2014年
北斗卫星导航定位系统是我国自行研制的,它采用直接序列扩频技术,只有当扩频码完全同步之后才能解调出信息码。因此,对于扩频码的捕获和跟踪就成为一个非常重要的环节,基带信号处理就可实现这样的功能。JFM7201芯片是一款基带信号处理芯片,与相关的处理器配合,可以实现信号的捕获、跟踪、解调以及输出位置、速度和时间的相关信息,是北斗接收机一种比较好的实现方式。
汪健张磊陈亚宁余向阳徐叔喜
关键词:北斗基带信号捕获导航定位
共2页<12>
聚类工具0