您的位置: 专家智库 > >

雷奥

作品数:14 被引量:5H指数:2
供职机构:华东师范大学更多>>
发文基金:上海市教育委员会重点学科基金上海市国际科技合作基金上海市科学技术委员会资助项目更多>>
相关领域:电子电信文化科学更多>>

文献类型

  • 8篇专利
  • 5篇期刊文章
  • 1篇学位论文

领域

  • 6篇电子电信
  • 1篇文化科学

主题

  • 4篇相位
  • 3篇通信
  • 3篇通信设备
  • 3篇综合器
  • 3篇无线
  • 3篇无线通信
  • 3篇无线通信设备
  • 3篇编程
  • 2篇低噪
  • 2篇低噪声
  • 2篇电子测量
  • 2篇电子测量仪器
  • 2篇延迟时间
  • 2篇移位寄存器
  • 2篇输出缓冲器
  • 2篇输入信号
  • 2篇数据传输
  • 2篇数据传输速度
  • 2篇数据传输协议
  • 2篇数模

机构

  • 14篇华东师范大学

作者

  • 14篇雷奥
  • 13篇赖宗声
  • 11篇赖琳晖
  • 9篇陈磊
  • 8篇马和良
  • 6篇李小进
  • 5篇陈子晏
  • 5篇欧阳炜霞
  • 5篇周灏
  • 5篇杨华
  • 5篇刘琳
  • 2篇徐琳
  • 1篇李斌
  • 1篇谢传文
  • 1篇张勇
  • 1篇徐萍
  • 1篇孙卓
  • 1篇张润曦
  • 1篇何伟
  • 1篇周灏

传媒

  • 2篇电子器件
  • 2篇微电子学
  • 1篇吉林大学学报...

年份

  • 2篇2011
  • 1篇2010
  • 7篇2009
  • 4篇2008
14 条 记 录,以下是 1-10
排序方式:
双频段电感复用的射频CMOS低噪声放大器
一种双频段电感复用的射频CMOS低噪声放大器,属于射频低噪声放大器的技术领域。该放大器在背景技术的双频段低噪声放大器的基础上将放大5.2GHz信号的模式改成了共栅放大模式,去除一个电感,增加一个由MOS管构成的5.2GH...
马和良陈磊赖宗声张润曦雷奥何伟徐萍张勇李斌
文献传递
一种直接数字频率综合器
一种直接数字频率综合器,特别适于用来产生数字正弦、余弦波形的信号,属频率综合的技术领域。该综合器利用三角函数的对称性和相角分解法来减少存储器的存储量,用移位寄存器和加法器代替乘法器,有电路简单和功耗低的优点。该综合器特别...
赖琳晖李小进赖宗声雷奥陈磊马和良
文献传递
射频识别接收机前端低噪声CMOS全集成频率综合器关键模块设计
2009年
为满足射频识别接收机相位噪声性能要求,在分析了频率综合器整体噪声机制的基础上,将偶次谐波抑制电路应用于1.8 GHz压控振荡器设计并采用注入锁定高速与分频器结构,鉴频鉴相器PFD设计改善了相位死区,在整体上改善了频率综合器相位噪声。利用0.25μm 1P6M RFCMOS工艺,完成了频率综合器的完整版图设计。仿真结果表明:VCO调谐范围达到47.2%,电路整体相位噪声达到-128 dBc/Hz@1 MHz,完全满足应用要求。
陈磊雷奥谢传文赖宗声
关键词:射频识别频率综合器相位噪声
一种低复杂度DDFS的设计与ASIC实现被引量:2
2009年
提出了一种基于ROM结构的直接数字频率综合器(DDFS)的实现算法和实现结构。采用三角函数分解法,降低了其对ROM的需求;并对电路进行优化设计,采用简单的移位相加,节省了乘法器,从而降低了整个电路的复杂度。用标准Verilog HDL实现整个DDFS;采用SMIC0.18μmCMOS工艺库进行设计和实现。经仿真测试,该方法输出的频谱杂散大于60dBc,仅需344位的ROM,工作频率可达100MHz。整个DDFS的芯片面积为300μm×350μm。可满足大多数无线通信系统的要求。
刘静赖琳晖李小进雷奥顾彬赖宗声
关键词:ROMASIC
可编程CMOS信号输出缓冲器
一种可编程CMOS信号输出缓冲器,属于数模混合电路及信号处理的技术领域,利用数字信号对十二个编程点进行的编程配置,控制信号输出缓冲器的驱动能力以及输出信号的摆率和速度以达到驱动能力和传输速度可调,从而适应各种不同数据传输...
陈子晏陈磊赖宗声刘琳杨华周灏赖琳晖雷奥马和良欧阳炜霞徐琳
文献传递
可编程输入缓冲器
一种可编程输入缓冲器,属于接口电路的技术领域,含差分比较器模块,单端施密特触发器模块和可编程延迟模块,利用2位数字信号编程实现不同协议标准的通路选择,差分比较器模块对有基准电压要求的协议进行比较整形,转化为数字信号,单端...
陈磊雷奥赖宗声刘琳陈子晏杨华马和良赖琳晖周灏欧阳炜霞
文献传递
延迟锁相环控制模块的VLSI设计与实现被引量:1
2008年
介绍了一种可用于DLL的控制模块,设计了控制模块的具体电路,并着重优化了控制算法,使其锁定速度快、支持的输入时钟信号频率范围大、延迟信号相位抖动小。采用SMIC 0.18μm CMOS工艺库进行设计和实现。经仿真测试,电路工作范围可达到10 MHz~1 GHz,最大锁定周期为32个输入时钟周期,最大相位抖动小于28 ps。整个控制模块芯片面积为300μm×350μm。
赖琳晖周灏雷奥李小进赖宗声
关键词:延迟锁相环控制模块相位抖动VLSI
高速鉴相器
一种高速鉴相器,确切说,涉及一种基于单相时钟动态CMOS技术的高速鉴相器,属于信号处理及其电路的技术领域。在传统的鉴相器的基础上,在反馈环路中添加了一个延时模块,使鉴相器工作时没有死区,用高速的D触发器替换了传统的低速的...
马和良雷奥赖宗声周灏赖琳晖陈磊杨华刘琳陈子晏欧阳炜霞
文献传递
DVB-T中多速率DDC的设计与FPGA实现
2008年
针对DVB-T标准ETSI EN300744V1.5.1,设计了可用于DVB-T接收整机的多速率DDC模块,并在FPGA中仿真实现。在复用数字振荡混频模块的基础上,根据输入信号的不同带宽(6M/8MHz)选择不同的抽取滤波器组完成抽取因子为3或4的多速率处理任务,利用两级半带滤波器(HBF)级联完成4倍抽取滤波,单级奈奎斯特滤波器完成3倍抽取滤波。
赖琳晖雷奥李小进赖宗声孙卓
关键词:DVB-T数字下变频多速率半带滤波器多相滤波
一种直接数字频率综合器
一种直接数字频率综合器,特别适于用来产生数字正弦、余弦波形的信号,属频率综合的技术领域。该综合器利用三角函数的对称性和相角分解法来减少存储器的存储量,用移位寄存器和加法器代替乘法器,有电路简单和功耗低的优点。该综合器特别...
赖琳晖李小进赖宗声雷奥陈磊马和良
共2页<12>
聚类工具0