张庆民 作品数:7 被引量:33 H指数:3 供职机构: 中国科学技术大学物理学院近代物理系 更多>> 相关领域: 自动化与计算机技术 电子电信 更多>>
用计算机仿真的方法研究时钟信号的传输 2000年 本文在介绍MicroSim仿真软件的基础上提出了一种用计算机仿真的方法来研究时钟信号的传输。通过建立ECL器件模型、调整传输线模型参数、增加电源噪声等方法实现了无源分配和有源驱动两种时钟传输方案的研究。 陈曦 张庆民关键词:时钟信号 仿真软件 高速同步总线的时序设计 被引量:2 2000年 从总线时间比的角度出发分析了总线时序实现的难易程度。通过对时间方程的分析 ,讨论了严格同步的时钟系统、固定相移的同步时钟系统、动态调节的同步时钟系统的总线时序 ,并设计出一种时钟相位可调总线时序。在此基础上实现了一种基于GTL逻辑的高速同步总线测试系统 ,并通过实际测试证明了对三种同步时钟系统总线时序分析的正确性 。 张庆民 安琪 刘树彬 王砚方关键词:逻辑电路 电路设计 用随机起伏信号(dither)方法改善ADC的SFDR指标 被引量:6 2001年 介绍了随机起伏信号 ( dither)的种类和基本应用 ,分析了 ADC的特性并建立了接近实际ADC性能的模型 ,在此基础上实现了一个基于 L abview平台的 ADC仿真系统。通过仿真说明了 dither对改善 ADC的 SFDR指标的作用。 张庆民 吴义宝 安琪 王砚方关键词:DITHER ADC A/D转换器 仿真 时钟抖动对ADC变换性能影响的仿真与研究 被引量:17 2005年 从理论上分析了时钟抖动(clock jitter)对模数变换器(analog to digital con verter,ADC)的信噪比和无伪波动态范围(spurious free dynamic range,SFDR)等指标的影响.使用Labview在计算机上建立ADC仿真系统,并用 Analog Devices公司的AD6644设计了两套电路,对采样时钟抖动不同的 AD6644 的变换性能进行实际测量,分析了实测结果,还进行了对比仿真实验,并和理论分析互相验证.结果显示时钟抖动严重影响ADC的 SNR, 采样频率越高,影响越大,但会改善 SFDR.理论分析、仿真和实际测量的结果为高速、高精度 ADC电路的设计和芯片选型提供了很好的参考. 杨小军 陈曦 张庆民关键词:时钟抖动 ADC 信噪比 高速背板总线的组合式匹配方法 被引量:7 2002年 分析了高速背板总线中传统匹配情况下产生上冲和振铃的原因 ,指出在高速背板总线设计中的一种创新性的匹配方式———组合式匹配的合理性。它能有效地削弱高速总线中上冲和振铃对信号完整性的不利影响 ,有效地提高总线信号的完整性 ,从而提高总线速度。 刘树彬 安琪 张庆民 陈家琴 王砚方关键词:振铃 基于GTL技术的高速背板总线设计 被引量:2 2001年 介绍了一个高速背板总线的设计尝试。采用新型的 GTL总线收发器、时钟相位调节和组合式匹配等技术措施 ,解决了总线设计的驱动、时序和信号完整性问题。实现了 10 0 Mbd/ 安琪 张庆民 刘树彬 陈家琴 王砚方Dither在高速大动态范围ADC中的应用 该文简单总结了dither的原理和在ADC中的应用。通过分析分级快闪式ADC的结构,建立了一个ADC仿真系统,与此同时还建立一个12位,65MHz的ADC测试分析系统。通过仿真和实际测试,说明了dither的效果进行了分... 张庆民 安琪 吴义宝 刘树彬关键词:信号处理 DITHER 文献传递