您的位置： 专家智库 > >

徐国强

作品数：3 被引量：15H指数：3
供职机构：华东计算技术研究所更多>>
相关领域：自动化与计算机技术更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇自动化与计算...

主题

  • 2篇电路
  • 2篇微处理器
  • 2篇集成电路
  • 2篇处理器
  • 1篇延迟锁定环
  • 1篇延迟线
  • 1篇移位寄存器
  • 1篇硬件
  • 1篇硬件电路
  • 1篇数字集成电路
  • 1篇位同步
  • 1篇线性反馈移位...
  • 1篇相位
  • 1篇相位同步
  • 1篇可测性
  • 1篇可测性设计
  • 1篇鉴相
  • 1篇鉴相器
  • 1篇反馈移位寄存...
  • 1篇仿真

机构

  • 3篇华东计算技术...

作者

  • 3篇徐国强
  • 2篇王玉艳
  • 2篇章建雄
  • 2篇马鹏
  • 1篇张伟
  • 1篇任敏华

传媒

  • 3篇计算机工程

年份

  • 1篇2007
  • 1篇2003
  • 1篇2002
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
数字延迟锁定环设计技术研究被引量：3
2007年
数字延迟锁定环(DLL)可以产生精确的延迟效果而基本不受工艺、电源和温度等影响,常用来生成稳定的延迟或多相位的时钟信号。该文利用D触发器实现鉴相,给出了一种简洁新颖的数字电路技术的延迟锁定环(DLL)的设计方法。模拟结果表明:该DLL在工作频率范围内支持0°～360°相移,从复位到稳定的时间为2 688个参考时钟周期。在0.35μm SMIC digital CMOS工艺模型下,鉴相精度达到200ps,工作频率范围在23MHz～200MHz。该电路还具有可编程特性。
任敏华张伟徐国强
关键词：延迟锁定环延迟线鉴相器相位同步
微处理器仿真技术研究被引量：4
2003年
仿真技术是微处理器设计的关键技术之一。通过集成电路仿真技术研究，提出了构建微处理器仿真平台的方法，在该平台上模拟了微处理器的功能。实现了微处理器的设计验证。
马鹏徐国强王玉艳章建雄
关键词：微处理器仿真集成电路硬件电路
基于微处理器的可测性设计被引量：8
2002年
由于微处理器结构复杂、测试困难,作者在微处理器设计中插入内建自测试(BIST)电路对指令译码部件的可编程逻辑阵列(PLA)电路和执行部件的控制只读存储器(CROM)电路进行测试。模拟结果表明,微处理器可分别在测试模式与正常工作模式下运行。在测试模式下,微处理器芯片中近40%的晶体管可用自检办法解决。
徐国强王玉艳马鹏章建雄
关键词：微处理器可测性设计线性反馈移位寄存器数字集成电路
全选 清除 导出
共1页<1>
聚类工具0