孟建熠
- 作品数：59 被引量：49H指数：3
- 供职机构：复旦大学微电子研究院更多>>
- 发文基金：国家高技术研究发展计划中央高校基本科研业务费专项资金国家自然科学基金更多>>
- 相关领域：自动化与计算机技术电子电信自然科学总论电气工程更多>>
- 一种面向微处理器验证的分层随机激励方法被引量：8
- 2010年
- 针对日趋复杂的微处理器功能验证,提出一种基于分层思想的受限随机激励产生方法,通过测试层、场景层、功能层和指令层的多层约束,实现随机激励在不同粒度范围的高度可控性,精炼测试空间,加快验证的收敛速度。采用可配置的功能库,将处理器功能行为单元作为随机激励的构建基础,产生逻辑功能与通信接口结合的随机激励,实现系列处理器的验证复用。CKCore处理器验证的实验结果表明,该方法与受限随机激励相比,在功能覆盖率相同的情况下,激励编写量减少60%;在仿真时间相同的情况下,功能和代码覆盖率分别改善10%和5%以上,有效提高处理器验证的质量和效率。
- 张欣黄凯孟建熠殷燎严晓浪葛海通
- 关键词：微处理器
- 一种RTL级数据通路ODC低功耗优化算法被引量：2
- 2010年
- 本文提出了一种具有高计算效率和低硬件开销的门控时钟低功耗优化算法.该算法在RTL级搜索数据通路的不可观察性(Observability Dont′Care).采用RTL级逻辑信号总线ODC模型和基于路径ODC的有向图遍历模型,减少了ODC计算负荷,提升了计算效率,使ODC适用于超大规模集成电路的低功耗优化.引入数据通路ODC条件概率作为门控信号产生的重要依据,对ODC条件概率高的通路优先插入门控逻辑,可以极低硬件开销实现高效门控时钟网络.实验结果显示,本算法与传统ODC算法相比计算负荷平均降低8倍,功耗平均下降12.35%,面积开销平均减少13.44%.
- 孟建熠丁永林严晓浪葛海通
- 基于预测极性动态变换的分支预测框架研究被引量：2
- 2013年
- 针对动态分支预测错误率在时间上分布不均匀且高错误率比较集中的特点,该文提出一种可动态变换预测极性的分支预测方法。该方法对未经极性变换的原始动态分支预测错误率进行自适应监测,筛选出原始动态分支预测错误率高于阈值的预测错误高峰期,进而调整预测错误高峰期内分支预测器的预测极性,使经过极性变换的最终动态分支预测错误率在程序运行过程中始终低于设定的阈值。该文同时研究了全局监测、按组监测和局部监测3种分支预测错误率监测方式。实验结果表明,相同硬件资源下该方法比Gshare和Bi-Mode分支预测方法具有更高的分支预测精度。
- 陈晨陈志坚孟建熠严晓浪
- 关键词：大规模集成电路嵌入式处理器
- 自主知识产权32位嵌入式CPU系列及其数字电视等领域SOC产业化应用
- 严晓浪张明郑茳葛海通肖佐楠黄智杰张培勇孟建熠匡启和黄凯
- CPU是电子信息产业的核心，不光电脑，手机、数码相机等产品都要用到。而以前，这项制造技术只有国外有，现在中国这项技术逐渐成熟，突破了国外的技术垄断，对发展高科技、实现产业化、提高国家信息安全起到非常重要的作用。利用自主研...
- 关键词：
- 关键词：32位嵌入式CPU数字电视芯片产品
- 基于历史长度自适应的分支预测方法被引量：2
- 2015年
- 通过研究处理器动态分支预测器中预测效率与分支历史长度的关系,针对程序中各分支指令存在不同最优历史长度的规律,提出一种搜索各分支指令最佳历史长度的分支预测方法.该方法通过实时监测分支指令的预测准确率,在分支预测表硬件资源不变的情况下动态调整预测器的历史长度,以适应程序的动态运行特征.实验结果表明,在相同硬件资源下,文中方法相对于Gshare预测器错误率降低15.8%,相对于Bi-mode预测器预测错误率降低10.3%.
- 赵朝君陈晨陈志坚孟建熠
- 应用于SoC功能验证的快速处理器仿真模型被引量：2
- 2009年
- 针对处理器仿真模型在SoC功能验证中效率低下的问题,提出了一种基于时间域和空间域仿真冗余压缩的处理器快速仿真模型.基于时间域的仿真冗余压缩方法通过监测总线工作状态,消除总线空闲下的系统冗余仿真.基于空间域的仿真冗余压缩方法通过监测程序访问存储器的地址空间,缩减访问本地存储空间时的冗余系统仿真.实验结果表明,该模型在保证仿真精度高于80%的基础上,可有效减少系统冗余的仿真事务;当2种方法联合应用时平均提高仿真速度60.27倍左右,从而提高软硬件协同设计的效率.
- 孟建熠黄凯严晓浪葛海通
- 关键词：软硬件协同设计
- 基于循环体访问过滤的低功耗分支目标缓冲器被引量：1
- 2012年
- 分支目标缓存(BTB)是高端嵌入式CPU的主要耗能部件之一。针对BTB访问中引入的冗余功耗问题,提出了一种循环体访问过滤机制消除循环体指令流中顺序指令对BTB的无效访问。进一步提出了一种分支跟踪方法补偿循环过滤机制对循环体中非循环类分支指令的错误过滤造成的性能损失,节省了循环体指令流中顺序指令访问BTB的大量冗余功耗。基于Powerstone基准程序的仿真实验表明,在128表项BTB配置下,二级循环过滤器和4表项分支踪迹表可以减少约71.9%的BTB功耗,而平均每条指令周期数(CPI)退化仅为0.66%。
- 高金加孟建熠陈志坚
- 嵌入式处理器高速在线下载直通通道的设计方法
- 本发明公开了一种嵌入式处理器高速在线下载直通通道的设计方法。本发明在原有单个数据下载模式的基础上增加了数据下载直通模式，大幅提升了下载速度。在数据下载直通模式下，下载代理服务程序只需要先设定下载数据块的起始地址，然后按地...
- 严晓浪孟建熠葛海通
- 文献传递
- 基于APB总线的硬件加密UART装置
- 一种基于APB总线的硬件加密UART装置，包括：APB总线接口模块，包括一根中断申请信号以及AMBAAPB总线定义的所有信号线，负责与APB主机通信；UART总线接口模块，包括用以接收RXD与发送TXD两根信号线，支持与...
- 严晓浪高锦炜孟建熠
- 文献传递
- 基于高速缓存资源共享的TLB设计方法
- 2011年
- 针对嵌入式处理器中旁路转换缓冲(TLB)功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次数,降低了功耗;利用高速缓存的结构特性动态扩展TLB表项,扩大对物理内存的映射范围,提升TLB命中率.进一步提出了一种复用缓存替换策略的TLB表项的编码加锁方法,减少页面抖动,缓和TLB表项与指令、数据的资源冲突.实验结果表明:与传统的TLB设计相比,应用本方法的嵌入式处理器的功耗下降28.11%,面积减少21.58%.
- 徐鸿明孟建熠严晓浪葛海通
- 关键词：低功耗
