您的位置： 专家智库 > >

马克杰

作品数：3 被引量：14H指数：1
供职机构：山东大学信息科学与工程学院更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 2篇期刊文章
  • 1篇学位论文

领域

  • 2篇自动化与计算...
  • 1篇电子电信

主题

  • 2篇PCI_EX...
  • 2篇VERILO...
  • 2篇IP核
  • 1篇多时钟域
  • 1篇亚稳态
  • 1篇异步
  • 1篇异步FIFO
  • 1篇时钟
  • 1篇事务
  • 1篇交换器
  • 1篇TRANSA...
  • 1篇VCS
  • 1篇VERILO...
  • 1篇FIFO
  • 1篇HDL

机构

  • 3篇山东大学

作者

  • 3篇马克杰
  • 2篇魏芳
  • 2篇刘志军

传媒

  • 1篇电子技术应用
  • 1篇电路与系统学...

年份

  • 2篇2007
  • 1篇2006
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
PCI Express交换器IP核的设计与研究
第三代互联总线PCI Express拓展了PCI总线的带宽限制。PCI总线技术规范是Intel于1992年6月发布，它使用共享总线拓扑结构——总线带宽在多个设备间共享。但随着设备的发展，新的占用大量带宽的设备开始吞噬同一...
马克杰
关键词：交换器IP核
文献传递
基于Verilog HDL的异步FIFO设计与实现被引量：13
2006年
异步FIFO是一种不同时钟域之间传递数据的常用方法。本文提出一种新颖的异步FIFO设计方案。此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率。DC综合的结果表明,用此方法设计的FIFO性能有了显著提高。
魏芳刘志军马克杰
关键词：多时钟域亚稳态异步FIFOVERILOG
PCI Express总线事务层IP核设计及实现
2007年
介绍了第三代输入输出总线PCI Express的事务层组成结构与功能,自顶向下对事务层进行了系统级设计,运用硬件描述语言Verilog HDL对其实现。使用Synopsys VCS进行功能仿真,得出了仿真波形,验证了该设计的正确性,符合PCI Express事务层协议。
马克杰刘志军魏芳
关键词：TRANSACTIONIP核VERILOGHDLVCS
全选 清除 导出
共1页<1>
聚类工具0