您的位置: 专家智库 > >

周郭飞

作品数:5 被引量:6H指数:2
供职机构:清华大学电子工程系更多>>
发文基金:国家重点基础研究发展计划国家高技术研究发展计划国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 4篇期刊文章
  • 1篇学位论文

领域

  • 5篇电子电信

主题

  • 3篇振荡器
  • 3篇数控振荡器
  • 3篇数字锁相
  • 3篇数字锁相环
  • 3篇锁相
  • 3篇锁相环
  • 3篇全数字
  • 3篇全数字锁相环
  • 2篇延时
  • 2篇延时估计
  • 2篇射频
  • 2篇数字射频
  • 2篇LC振荡器
  • 1篇代码
  • 1篇调频
  • 1篇调频率
  • 1篇行为级
  • 1篇行为级建模
  • 1篇数字环路滤波...
  • 1篇锁相环技术

机构

  • 5篇清华大学

作者

  • 5篇周郭飞
  • 4篇金德鹏
  • 4篇曾烈光
  • 3篇葛宁
  • 3篇苏厉
  • 1篇林世俊

传媒

  • 3篇清华大学学报...
  • 1篇半导体技术

年份

  • 1篇2010
  • 3篇2009
  • 1篇2008
5 条 记 录,以下是 1-5
排序方式:
改进的RLC互连线延时估算方法被引量:3
2008年
为了提高超大规模集成电路中全局互连线延时估算的精度,提出了一种基于RLC模型延时估算的方法。该方法将互连系统中的延时分为2部分:电磁波传输延时和波形上升沿延时,并分别进行估算。计算出电磁波传输延时,并消除其对原传输函数的影响得到一个新的传输函数。利用一种稳定的二阶RLC模型对新传输函数进行逼近,估算出波形上升沿延时。实验结果表明:该方法在后者远大于前者的时候,其估算结果至少能保证和传统方法有相同的精度。而在两者大小相当的情况下,该方法能够较大地提高对延时估算的精度。
周郭飞金德鹏曾烈光
关键词:互连线RLC模型延时估计
基于verilog-A数控LC振荡器系统的行为级建模
2009年
在全数字锁相环中数控振荡器和由∑Δ调制器所构成的系统是一个规模很大的电路,采用传统的电路级描述难以在现有的EDA工具中仿真。为此提出了一种基于Verilog-A语言的行为级建模方法来对系统进行仿真。详细介绍了数控振荡器系统中各模块的建模方法,并给出了各模块建模的关键代码。仿真结果表明对数控振荡器的行为模型不仅能提高仿真效率还能很好模拟实际系统。该行为模型具有较好的实用性,所得结果可用于指导具体电路的设计。
周郭飞苏厉金德鹏葛宁曾烈光
关键词:数控振荡器全数字锁相环VERILOG-A关键代码行为级建模
用失配电容对提高数控LC振荡器调频率精度
2010年
为了提高基于LC的数控振荡器(DCO)的调频精度,提出一种失配电容对跨接数控变容管结构。该结构利用2个失配电容对对CMOS变容管的最小有效变容值进行缩小变换,使得数字信号可控的最小电容值大大降低。为验证该结构,该文采用中芯国际(SMIC)0.18μm工艺库,在Spectre中对基于该文结构的数控振荡器在不使用ΣΔ调制技术的前提下进行仿真。实验结果表明:该文提出的数控变容结构能使中心频率为3.4 GHz的DCO实现3 kHz的调频精度,还能使调频精度的提高不依赖于工艺库特征尺寸。
周郭飞苏厉林世俊金德鹏葛宁曾烈光
关键词:数控振荡器变容管全数字锁相环数字射频
数字射频中全数字锁相环技术的研究
为解决软件无线电应用扩展到射频,即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素将射频和数字电路集成在一个系统中设计难度大的问题,TI公司提出数字射频的新思路。全数字锁相环(ADPLL)是数...
周郭飞
关键词:全数字锁相环数控振荡器数字环路滤波器
文献传递
0.18m CMOS中用于频率综合的时间数字转换器被引量:1
2009年
该文提出一种应用于全数字锁相环高分辨率的时间数字转换器TDC。该TDC延时单元由两级特殊的反相器构成,其中第一个反相器只考虑上升沿,而第二个反相器只考虑下降沿,通过合理选择两级反相器的尺寸可使总延时小于传统延时单元的一半,从而提高了TDC的分辨率。针对这种只考虑单沿的延时单元,该文还提出了相应的TDC系统。实验结果表明,在0.18μm CMOS工艺下,该文提出TDC的分辨率能达到28 ps。
周郭飞苏厉金德鹏葛宁曾烈光
关键词:延时估计
共1页<1>
聚类工具0