您的位置： 专家智库 > >

王瑾

作品数：4 被引量：5H指数：2
供职机构：西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室更多>>
发文基金：国家自然科学基金国防科技技术预先研究基金教育部“新世纪优秀人才支持计划”更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信

主题

  • 3篇SOI
  • 3篇SOI_MO...
  • 2篇量子
  • 2篇量子效应
  • 2篇基源
  • 1篇电子密度
  • 1篇亚阈值
  • 1篇亚阈值电流
  • 1篇异质栅
  • 1篇栅介质
  • 1篇势垒
  • 1篇双栅
  • 1篇全耗尽
  • 1篇阈值电流
  • 1篇阈值电压
  • 1篇肖特基
  • 1篇肖特基势垒
  • 1篇解析模型
  • 1篇绝缘衬底
  • 1篇二维解析模型

机构

  • 4篇西安电子科技...

作者

  • 4篇王瑾
  • 4篇栾苏珍
  • 4篇刘红侠
  • 3篇贾仁需
  • 2篇蔡乃琼
  • 1篇匡潜玮

传媒

  • 2篇Journa...
  • 1篇物理学报
  • 1篇微电子学

年份

  • 3篇2008
  • 1篇2007
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响被引量：1
2008年
研究了高k栅介质对肖特基源漏超薄体SOI MOSFET性能的影响.随着栅介质介电常数增大,肖特基源漏(SBSD)SOI MOSFET的开态电流减小,这表明边缘感应势垒降低效应(FIBL)并不是对势垒产生影响的主要机理.源端附近边缘感应势垒屏蔽效应(FIBS)是SBSD SOI MOSFET开态电流减小的主要原因.同时还发现,源漏与栅是否对准,高k栅介质对器件性能的影响也不相同.如果源漏与栅交叠,高k栅介质与硅衬底之间加入过渡层可以有效地抑制FIBS效应.如果源漏偏离栅,采用高k侧墙并结合堆叠栅结构,可以提高驱动电流.分析结果表明,来自栅极的电力线在介电常数不同的材料界面发生两次折射.根据结构参数的不同可以调节电力线的疏密,从而达到改变势垒高度,调节驱动电流的目的.
栾苏珍刘红侠贾仁需蔡乃琼王瑾
关键词：高K栅介质
纳米尺度全耗尽SOI MOSFET阈值电压的修正模型
2007年
针对纳米器件中出现的量子化效应,考虑了薄层全耗尽SOI MOSFET沟道反型层电子的量子化,研究了反型层量子化效应对阈值电压的影响。结果表明,沟道反型层的量子化效应导致阈值电压增大,推导并给出了纳米尺度全耗尽SOI MOSFET的阈值电压修正模型。
王瑾刘红侠栾苏珍
关键词：SOI量子效应阈值电压反型层
考虑量子效应的超薄体双栅肖特基源漏MOSFET电流解析模型(英文)被引量：2
2008年
推导了超薄体双栅肖特基势垒MOSFET器件的漏电流模型,模型中考虑了势垒高度变化和载流子束缚效应.利用三角势垒近似求解薛定谔方程,得到的载流子密度和空间电荷密度一起用来得到量子束缚效应.由于量子束缚效应的存在,第一个子带高于导带底,这等效于禁带变宽.因此源漏端的势垒高度提高,载流子密度降低,漏电流降低.以前的模型仅考虑由于镜像力导致的肖特基势垒降低,因而不能准确表示漏电流.包含量子束缚效应的漏电流模型克服了这些缺陷.结果表明,较小的非负肖特基势垒,甚至零势垒高度,也存在隧穿电流.二维器件模拟器Silvaco得到的结果和模型结果吻合得很好.
栾苏珍刘红侠贾仁需蔡乃琼王瑾匡潜玮
关键词：肖特基势垒量子效应电子密度
异质栅非对称Halo SOI MOSFET亚阈值电流模型被引量：2
2008年
在沟道源端一侧引入高掺杂Halo结构的异质栅SOI MOSFET,可以有效降低亚阈值电流.通过求解二维泊松方程,为该器件建立了亚阈值条件下的表面势模型.利用常规漂移-扩散理论,在表面势模型的基础上,推导出新结构器件的亚阈值电流模型.为了求解简单,文中给出了一种分段近似方法,从而得到表面势的解析表达式.结果表明,所得到的表面势解析表达式和确切解的结果高度吻合.二维器件数值模拟器ISE验证了通过表面势解析表达式得到的亚阈值电流模型,在亚阈值区二者所得结果吻合得很好.
栾苏珍刘红侠贾仁需王瑾
关键词：异质栅SOI亚阈值电流二维解析模型
全选 清除 导出
共1页<1>
聚类工具0