您的位置： 专家智库 > >

裴茹霞

作品数：34 被引量：0H指数：0
供职机构：中国航天科技集团公司第九研究院第七七一研究所更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 34篇中文专利

领域

  • 13篇自动化与计算...
  • 1篇电子电信

主题

  • 12篇处理器
  • 8篇电路
  • 8篇存储体
  • 7篇寄存器
  • 6篇总线
  • 6篇寄存器文件
  • 6篇浮点
  • 5篇存储器
  • 4篇读写
  • 4篇读写控制
  • 4篇多核
  • 4篇多核处理
  • 4篇多核处理器
  • 4篇主存
  • 4篇主存储器
  • 4篇流水线
  • 4篇寄存器组
  • 4篇检错
  • 4篇RISC处理...
  • 4篇操作数

机构

  • 34篇中国航天科技...

作者

  • 34篇张洵颖
  • 34篇裴茹霞
  • 25篇肖建青
  • 18篇李红桥
  • 17篇张丽娜
  • 16篇娄冕
  • 15篇赵翠华
  • 11篇崔媛媛
  • 6篇杨博
  • 4篇吴龙胜
  • 2篇赵德益
  • 2篇张娟
  • 2篇田超
  • 2篇张海金
  • 1篇李海松
  • 1篇宋森
  • 1篇汪西虎
  • 1篇岳红菊
  • 1篇刘思源
  • 1篇唐威

年份

  • 1篇2019
  • 2篇2018
  • 9篇2017
  • 6篇2016
  • 7篇2015
  • 2篇2014
  • 2篇2013
  • 2篇2012
  • 1篇2011
  • 2篇2010
共 34 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种基于TMR的实现和故障注入仿真平台及仿真方法
一种基于TMR的实现和故障注入仿真平台及仿真方法，以TMR‑注入型系统为目标验证对象，以基础功能系统为仿真参考模型，在故障注入约束文件的约束下，完成RTL级的故障注入和仿真。本发明通过逻辑电路实现约束，规定了逻辑综合约束...
张洵颖裴茹霞赵翠华杨博张丽娜崔媛媛
文献传递
一种应对多核处理器监听访问冲突的Cache设计结构及方法
一种应对多核处理器监听访问冲突的Cache设计结构及方法，采用两周期监听冲突解决策略，按照监听第一周期处理器端替换写、总线端监听读，监听第一周期处理器检错写、总线端监听读，监听第二周期处理器端写、总线端监听写，监听第二周...
娄冕裴茹霞张洵颖张海金李红桥吴龙胜
文献传递
一种使用无锁定指示锁相环的SoC片内时钟生成电路
本发明一种使用无锁定指示锁相环的SoC片内时钟生成电路，通过计数锁定电路来实现在SoC片内自产生的锁定信号。计数锁定电路对片外输入的时钟进行计数，通过无锁定锁相环锁定时间与输入时钟频率相乘的结果获得锁相环锁定时计数器的计...
赵翠华张洵颖张丽娜裴茹霞杨博李红桥肖建青娄冕
文献传递
一种同步纠错流水线控制结构及其方法
本发明一种同步纠错流水线控制结构及方法。其结构包括寄存器文件存储体和对应的校验元存储体，连接寄存器文件存储体和对应的校验元存储体输出端的逻辑运算单元，对应从寄存器文件存储体中读出的两个操作数的两个EDAC译码部件，连接在...
崔媛媛张洵颖裴茹霞肖建青赵翠华
一种基于功耗控制的存储体片上集成结构及其控制方法
本发明公开了一种基于功耗控制的存储体片上集成结构及其控制方法，包括初级地址译码器及存储器，存储器包括N个子存储体，所述存储器均分为并列的M个分组，所述初级地址译码器的输入端接入总线地址及总线片选信号，初级地址译码器有M个...
娄冕裴茹霞张洵颖张丽娜肖建青罗敏涛
文献传递
用于浮点协处理器的寄存器文件分组编址、读写控制方法
本发明公开了一种用于浮点协处理器的寄存器文件分组编址、读写控制方法，包括寄存器文件分组编址和寄存器文件的读写控制两大步骤。其中将寄存器文件分组编址是将一个一维的线性地址转变为了一个两维的行列结构；寄存器文件的读写控制是为...
张洵颖裴茹霞肖建青赵翠华李红桥
文献传递
一种实现静态与动态存储控制器访问无缝切换的控制结构
一种实现静态与动态存储控制器访问无缝切换的控制结构，包括与AHB总线相连的状态机，状态机输出的地址和写数据分别经过寄存器进行锁存，锁存后广播至SDRAM与SRAM控制器，同时地址输入译码器进行空间识别以产生各控制器的选通...
娄冕裴茹霞张洵颖张娟张丽娜刘思源
文献传递
一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法
本发明提供一种RISC处理器的单/双/四精度浮点数据相关电路及操作数获取方法，能够有效解决逻辑复杂度和延时长的问题，能够快速判定浮点单/双/四精度的相关性，获得正确的浮点数据来源，提高浮点流水线频率。通过采用4套硬件逻辑...
张洵颖赵翠华裴茹霞肖建青张丽娜李红桥崔媛媛
文献传递
系统芯片中cache与总线接口的统一位宽转换方法
一种系统芯片中cache与总线接口的统一位宽转换方法，转换结构包括处理器核以及通过片上总线与处理器核进行数据交互的多个IP核，存储器控制器IP与片外主存储器连通；处理器核包括指令流水线以及接收指令流水线操作指令的命中判断...
李红桥肖建青裴茹霞娄冕张洵颖
文献传递
一种低成本高带宽的微处理器取指方法及其取指结构
一种低成本高带宽的微处理器取指方法及其取指结构，取指方法包括首先将cache存储器划分成多个子存储体并行的存储结构；然后将连续取指的指令分布在不同的子存储体中；若取指包的起始地址不对应cache行中首个子存储体，则采取跨...
肖建青李红桥张洵颖裴茹霞娄冕
全选 清除 导出
共4页<1234>
聚类工具0