许静宇
- 作品数:23 被引量:67H指数:2
- 供职机构:清华大学更多>>
- 发文基金:国家自然科学基金中国博士后科学基金国家重点基础研究发展计划更多>>
- 相关领域:电子电信电气工程自动化与计算机技术更多>>
- 消除由耦合电感引起串扰的标准单元总体布线方法
- 消除由耦合电感引起串扰的标准单元总体布线方法属于标准单元集成电路计算机辅助设计技术领域,其特征在于:它是一种在已经经过布线拥挤、电路时延优化而得到的总体布线初始解的基础上,根据用户设定的串扰约束来进行串扰消除的方法。在消...
- 洪先龙经彤张凌许静宇梁敬弘
- 文献传递
- 性能驱动总体布线的关键技术及研究进展被引量:11
- 2001年
- 在计算机软件领域 ,超大规模集成电路技术的迅猛发展迫切需要高性能 CAD工具——电子设计自动化(EDA)软件工具的支持 .与物理设计相关的 CAD技术称为布图设计 ,总体布线是布图设计中一个极为重要的环节 .目前 ,在深亚微米、超深亚微米工艺下的超大规模、甚大规模集成电路设计中 ,性能驱动总体布线算法已成为布图设计中的一个国际研究热点 .针对这一热点 ,分析了性能驱动总体布线算法研究中亟待解决的关键技术 ,并详细阐述了国内外的重要相关研究工作进展情况 .
- 经彤洪先龙蔡懿慈鲍海云许静宇
- 关键词:总体布线超深亚微米工艺超大规模集成电路布图设计电子设计自动化
- 基于关键网络技术优化时延的标准单元总体布线方法
- 基于关键网络技术优化时延的标准单元总体布线方法,含有优化布线拥挤的步骤,其特征在于:在生成总体布线图,不受容量、时延等任何约束的条件下构造长度最短的初始布线树,再优化布线拥挤等公知技术基础上,提出了关键引脚、关键边的概念...
- 洪先龙经彤鲍海云蔡懿慈许静宇
- 文献传递
- 标准单元总体布线过程中用的减少串扰的方法
- 标准单元总体布线过程中用的减少串扰的方法属于集成电路计算机辅助设计领域,其特征在于:它是在标准单元总体布线中优化时延后进行的,它先在统计电路串扰基础上进行信号线网间的串扰减少控制,然后再根据用户给出的时延约束指标来进行优...
- 洪先龙经彤许静宇张凌胡昱
- 文献传递
- 标准单元总体布线时障碍下时延驱动直角斯坦纳树方法
- 标准单元总体布线时障碍下时延驱动直角斯坦纳树方法属于集成电路标准单元总体布线设计领域,其特征在于:它针对每个线网的顶点集合,进行子集合的划分;再利用自己提出的对顶点集合进行遍历后得到的顶点两两连接的关系求解最小时延树的时...
- 洪先龙经彤许静宇杨旸
- 文献传递
- 考虑耦合效应进行时延优化的标准单元总体布线方法
- 考虑耦合效应进行时延优化的标准单元总体布线方法属于集成电路标准单元总体布线领域,其特征在于:它是在每条线网不受任何约束的条件下构造时延优化布线树,再优化布线拥挤,消除拥挤边后,用先后衔接的基于实验模拟的连线负载模型来估算...
- 洪先龙经彤许静宇张凌胡昱
- 文献传递
- 考虑耦合效应以时延为优化目标的总体布线算法研究
- 集成电路工业作为信息产业的基础,对国民经济和社会发展产生着同益重要的影响。在超大规模集成电路(VLSI)设计中,物理设计是VLSI设计过程中主要的一环,也是其中最耗时的一步。与物理设计相关的计算机辅助设计技术称为布图设计...
- 许静宇
- 关键词:超大规模集成电路电路设计布图总体布线时延驱动
- 一个快速的集成电路可布性分析方法
- 本发明属于IC CAD领域,其特征在于,一次含有以下步骤:计算机初始化,并建立GRG图,读入布线资源和电路网表;用Prim算法拆分多端线网,得到曼哈顿距离下的最小生成树;预估计各边的走线概率:若两个引脚段的引脚处在边界框...
- 洪先龙经彤刘盛华许静宇
- 文献传递
- SOC中Data-Path布图设计面临的挑战(英文)被引量:2
- 2002年
- 目前所设计的系统级芯片 (SOC)包含有多个 data- path模块 ,这使得 data- path成为整个 G大规模集成电路 (GSI)设计中最关键的部分 .以往的布图理论及算法在许多方面已不能满足 data- path布图设计的需要 ,这主要是由于传统的布图工具没有考虑 data- path所特有的电路结构特点 . Data- path具有规整的位片结构 ,具有很高的性能指标要求 ,如对于时延、耦合效应和串扰等性能都有严格的要求 .此外 ,data- path中还存在大量成束状结构的 BUS线网 .文中提出了 data- path布图设计所面临的挑战 .从介绍 data- path布图的基本问题入手 ,重点分析了 data- path布图设计中的关键技术 ,并在讨论已有研究工作的基础上针对不同的布图阶段提出了可行的技术路线与设想 .
- 经彤洪先龙蔡懿慈许静宇杨长旗张轶谦周强吴为民
- 关键词:布图设计系统级芯片超深亚微米工艺SOC
- 一个快速的集成电路可布性分析方法
- 本发明属于IC CAD领域,其特征在于,一次含有以下步骤:计算机初始化,并建立GRG图,读入布线资源和电路网表;用Prim算法拆分多端线网,得到曼哈顿距离下的最小生成树;预估计各边的走线概率:若两个引脚段的引脚处在边界框...
- 洪先龙经彤刘盛华许静宇
- 文献传递