设计了一个工作于2.5 GHz、最高输出功率达到31.8 d Bm的CMOS功率放大器(PA),该PA由两级放大器组成,两级放大器均采用全差分电路结构。为了实现1 W以上的输出功率,第二级放大电路由两个完全相同的子放大器组成,然后通过高效率的片上功率合成器将两个子放大器的输出电压相加。片上二次谐波短路电路用来提高PA的线性度,对比没有采用二次谐波短路的PA,采用二次谐波短路后PA的三次谐波失真下降7 d B。该PA采用TSMC 0.18μm CMOS设计,采用Agilent ADS软件进行电路仿真和片上无源器件的设计,电路仿真结果表明:在2.5 GHz工作频率点,PA的输入完全匹配(S11=-25 d B),小信号增益达到25 d B,功率增益为19.4 d B,最高输出功率达到31.8 d Bm,最高功率附加效率(PAE)达到32.9%,三阶交调失真在输出功率等于22.3 d Bm时为-30 d Bc。
设计了一个2 GHz全集成的CMOS功率放大器(PA),该PA的匹配网络采用片上变压器实现,片上变压器用来实现单端信号和差分信号之间的转换和输入、输出端的阻抗匹配。采用ADS Momentum软件对片上变压器进行电磁仿真,在2 GHz频点,输入、级间和输出变压器的功率传输效率分别为74.2%,75.5%和78.4%。该PA基于TSMC 65 nm CMOS模型设计,采用Agilent ADS软件进行电路仿真,仿真结果表明:在2.5 V供电电压、2 GHz工作频率点,PA的输入、输出完全匹配到50Ω(S11=–22.4 d B、S22=–13.5 d B),功率增益为33.2 d B,最高输出功率达到23.4 d Bm,最高功率附加效率(PAE)达到35.3%,芯片面积仅为1.01 mm2。
