您的位置: 专家智库 > >

李佳

作品数:13 被引量:14H指数:2
供职机构:中国科学院计算技术研究所更多>>
发文基金:国家自然科学基金国家重点基础研究发展计划更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇专利
  • 2篇期刊文章
  • 2篇会议论文
  • 2篇科技成果
  • 1篇学位论文

领域

  • 4篇电子电信
  • 3篇自动化与计算...

主题

  • 7篇电路
  • 5篇功耗
  • 3篇低功耗
  • 3篇低功耗设计
  • 3篇可测试性
  • 3篇集成电路
  • 3篇功耗设计
  • 3篇测试性
  • 3篇测试性设计
  • 3篇处理器
  • 2篇电路控制
  • 2篇多核
  • 2篇多核处理
  • 2篇多核处理器
  • 2篇扫描链
  • 2篇上网
  • 2篇设计方法
  • 2篇实时数据
  • 2篇数据通路
  • 2篇片上多核处理...

机构

  • 13篇中国科学院
  • 3篇北京科技大学

作者

  • 13篇李佳
  • 9篇李晓维
  • 6篇胡瑜
  • 2篇李华伟
  • 2篇韩银和
  • 2篇刘悦
  • 2篇徐勇军
  • 2篇鄢贵海
  • 2篇程学旗
  • 2篇王元卓
  • 2篇李静远
  • 1篇闵应骅
  • 1篇沈理
  • 1篇付斌章
  • 1篇叶靖
  • 1篇张磊
  • 1篇范东睿
  • 1篇高建良
  • 1篇吕涛
  • 1篇沈海华

传媒

  • 1篇计算机辅助设...
  • 1篇系统仿真学报
  • 1篇全国第13届...
  • 1篇全国第13届...

年份

  • 1篇2017
  • 1篇2016
  • 1篇2013
  • 4篇2009
  • 2篇2008
  • 1篇2006
  • 3篇2004
13 条 记 录,以下是 1-10
排序方式:
一种面向微博客的话题流行范围评估方法及系统
本发明提供一种面向微博客的话题流行范围评估方法及系统,其中方法包括:S1,采集微博客平台的历史数据,提取多个话题及多个消息,进行合并操作获得多个合并消息,然后将发布或者转发同一个合并消息的用户构建一个社区,获得多个社区,...
程学旗李静远李佳王元卓刘悦
文献传递
体系结构级功耗分析方法
功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题.本文所讨论所体系结构级功耗分析方法通过对可配置的功能单元分别进行功耗建模,基于准确的性能模拟来达到功耗模拟的目的,它可以广泛应用于体系...
李佳徐勇军李晓维王新平
关键词:低功耗设计集成电路设计
文献传递
体系结构级功耗分析方法
功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。本文所讨论所体系结构级功耗分析方法通过对可配置的功能单元分别进行功耗建模,基于准确的性能模拟来达到功耗模拟的目的,它可以广泛应用于体系...
李佳徐勇军李晓维王新平
关键词:低功耗设计
文献传递
一种片上多核处理器的测试电路及其可测试性设计方法
本发明提供一种片上多核处理器的测试电路及其可测试性设计方法,其中测试电路包括:测试外壳寄存器链、待测芯核连接电路、片上数据通路连接电路以及控制逻辑电路;所述待测芯核连接电路是连接在所述测试外壳寄存器链与待测芯核之间的互连...
李佳胡瑜李晓维
文献传递
高性能处理器测试验证与片上容错技术及应用
李晓维李华伟范东睿华更新沈海华韩银和鄢贵海叶靖张磊刘鸿瑾裴颂伟张飞飞付斌章李佳成元庆
该项目属于信息科学领域,测试验证与容错是计算机与集成电路质量检测的共性关键技术。 高性能处理器(CPU)是现代信息系统的核心部件,关系到信息系统稳定可靠运行。中国高性能CPU芯片长期依赖进口,2000年以来,随着中国积极...
关键词:
关键词:高性能处理器微处理器
SCANGIN:一种降低扫描测试中动态功耗的方法被引量:2
2006年
通过调整扫描链上扫描单元顺序与逻辑门插入相结合,以减少扫描移入阶段扫描链上不必要的状态跳变,从而达到降低测试中电路动态功耗的目的.在ISCAS’89基准电路上进行的实验表明,该方法最多能将扫描移入阶段峰值功耗降低94.5%,平均功耗降低93.8%,而面积开销可以忽略不计.
李佳胡瑜李晓维王伟
关键词:可测试性设计动态功耗扫描链
数字电路实速检测和故障诊断技术及其应用
李晓维李华伟韩银和胡瑜徐勇军闵应骅沈理吕涛李佳高建良鄢贵海
“数字电路实速检测和故障诊断技术及其应用”项目属于集成电路技术、信息技术领域,适用于超大规模集成[VLSI]电路和系统芯片[SOC]的实速检测与故障诊断,尤其是在低频测试仪上检测高频数字电路。项目组提出的主要技术内容有:...
关键词:
关键词:超大规模集成电路故障诊断
数字集成电路测试功耗优化方法研究
研究表明,数字集成电路(IC: Integrated Circuit)测试模式下的功耗可能达到正常功能模式下功耗的两倍以上。因此,如何有效降低数字IC的测试功耗已经成为近年来学术界与工业界普遍关注的问题。数字IC基于扫描...
李佳
关键词:测试访问机制数字集成电路
一种测试外壳电路及其设计方法
本发明公开了一种测试外壳电路,包括至少一条用于测试待测芯核测试数据的测试外壳寄存器链,连接所述测试外壳寄存器链与待测芯核之间的互连电路,和连接所述测试外壳寄存器链与外部数据通路之间的互连电路。本发明同时公开了一种测试外壳...
李佳胡瑜李晓维
文献传递
体系结构级功耗分析方法被引量:12
2004年
功耗问题已经成为集成电路设计,尤其是嵌入式系统和电池供电设备开发中所要关注的重要问题。电路设计较低层次的功耗分析方法能提供比较好的准确性,但它们的功耗模型相对复杂,功耗分析的时间开销和内存开销都很大。本文所讨论的体系结构级功耗分析方法就克服了这些缺点,通过对可配置的功能单元分别进行功耗建模,基于准确的性能模拟来达到功耗模拟的目的,它可以广泛应用于体系结构、指令集、编译器以至软件的低功耗优化中,文章最后借助于通用CPU的系统级功耗模拟工具Wattch,研究了指令及数据缓存在配置方方法的功耗行为,实验证明,体系结构级的功耗分析为低功耗系统设计提供了更有价值的指导。
李佳徐勇军李晓维王新平
关键词:低功耗设计低功耗优化
共2页<12>
聚类工具0