您的位置: 专家智库 > >

王巍

作品数:4 被引量:15H指数:2
供职机构:北京理工大学信息科学技术学院电子工程系更多>>
发文基金:国家部委预研基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇中文期刊文章

领域

  • 4篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇数字脉冲压缩
  • 3篇脉冲压缩
  • 2篇模数转换
  • 1篇多通道
  • 1篇信号
  • 1篇信号处理
  • 1篇信噪比
  • 1篇运算放大器
  • 1篇阵列
  • 1篇数据采集
  • 1篇数字下变频
  • 1篇转换器
  • 1篇总线
  • 1篇下变频
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇脉冲
  • 1篇门阵列
  • 1篇模数转换器
  • 1篇可编程门阵列

机构

  • 4篇北京理工大学
  • 1篇河北工业大学

作者

  • 4篇王巍
  • 2篇陈晓颖
  • 1篇高振斌
  • 1篇陈禾
  • 1篇高俊峰

传媒

  • 1篇北京理工大学...
  • 1篇军民两用技术...
  • 1篇河北工业大学...
  • 1篇现代雷达

年份

  • 1篇2006
  • 3篇2005
4 条 记 录,以下是 1-4
排序方式:
块浮点算法在数字脉冲压缩中的应用被引量:7
2005年
应用块浮点算法设计并实现了某雷达接收机数字脉冲压缩系统,着重阐述了块浮点部件的设计原理与实现,并对块浮点、定点算法中截断误差对数字脉冲压缩的影响进行了计算机仿真分析.脉压系统使用FPGA实现,可完成1024点和256点脉压处理,最快时间分别为57.70s和12.65s.
王巍高振斌高俊峰韩月秋
关键词:数字脉冲压缩块浮点信噪比FPGA
基于AMBA总线的雷达信号处理IP的设计与实现被引量:1
2006年
针对实现片上雷达的关键技术———基于标准片内总线的IP设计与复用,研究并设计实现了符合AM-BA2.0 AHB Lite协议的用于数字下变频和数字脉冲压缩处理雷达信号处理IP.介绍了IP的总体结构和各子模块的设计,并使用ARM Versatile平台进行了原型验证.验证结果表明,协议实现正确,可以在73.31μs和15.84μs内分别完成1 024点和256点数字脉冲压缩,脉压结果以块浮点格式或32 bit标准IEEE754浮点格式输出.该技术可用于快速构建高速雷达信号处理系统芯片.
王巍陈禾韩月秋
关键词:IP设计AMBA总线数字下变频数字脉冲压缩
AD6644在多通道模数转换系统中的应用被引量:2
2005年
AD6644是美国ADI公司推出的高速14位模数转换器(ADC)。介绍了它的主要性能及特点,并用AD6644实现了三通道模数转换系统。通过实验取得了大量数据,对ADC使用过程中诸如开关电源、运算放大器及其它因素对模数转换性能的影响进行了定量分析,对工程实践具有一定的指导意义。
陈晓颖王巍韩月秋
关键词:AD6644多通道模数转换器运算放大器工程实践ADC
三通道高速数据采集与脉冲压缩系统的实现被引量:5
2005年
介绍了一种三通道高速数据采集与脉冲压缩系统的研究与实现。系统使用AD13465实现14位32MSPS数据采集,使用FPGA实现1024点和256点可变点数脉冲压缩。脉压模块采用双蝶形运算单元并行处理,其中的基4蝶形运算单元可同时完成FFT、复乘和IFFT运算,使硬件的规模减少到正常情况下的1/3。系统采用块浮点算法以提高动态范围。脉压结果使用32位IEEE754/854浮点格式输出。整个芯片完成1024点和256点脉压时间最快分别为57.70μs和12.65μs。
王巍陈晓颖韩月秋
关键词:模数转换数据采集数字脉冲压缩现场可编程门阵列
共1页<1>
聚类工具0