您的位置： 专家智库 > >

黄志军

作品数：4 被引量：25H指数：3
供职机构：复旦大学信息科学与工程学院电子工程系更多>>
发文基金：“九五”国家科技攻关计划更多>>
相关领域：电子电信自动化与计算机技术更多>>

合作作者

文献类型

  • 4篇中文期刊文章

领域

  • 2篇电子电信
  • 2篇自动化与计算...

主题

  • 3篇FPGA
  • 2篇数据通路
  • 1篇电路
  • 1篇信号
  • 1篇信号处理
  • 1篇预留
  • 1篇容错
  • 1篇图像
  • 1篇图像处理
  • 1篇芯片
  • 1篇芯片结构
  • 1篇模拟集成电路
  • 1篇集成电路
  • 1篇CPLD
  • 1篇FPGA/C...
  • 1篇FPGA结构
  • 1篇布线

机构

  • 4篇复旦大学

作者

  • 4篇黄志军
  • 3篇童家榕
  • 2篇徐健
  • 2篇张鹏
  • 1篇周锋
  • 1篇唐璞山
  • 1篇黄维康

传媒

  • 2篇微电子学
  • 1篇计算机辅助设...
  • 1篇计算机工程与...

年份

  • 1篇2000
  • 2篇1999
  • 1篇1998
共 4 条 记 录，以下是 1-4
全选 清除 导出
排序方式：
FPGA/CPLD结构分析被引量：18
1998年
对ＦＰＧＡ和ＣＰＬＤ进行了比较，并分别对ＦＰＧＡ／ＣＰＬＤ的基本逻辑单元、连线资源和整体结构进行了分析，最后，总结了ＦＰＧＡ／ＣＰＬＤ的发展方向，并提出了发展适合实现ＭＣＵ的专用ＦＰＧＡ结构和相应ＣＡＤ工具的想法。
黄志军张鹏童家榕
关键词：模拟集成电路芯片结构FPGACPLD
一种适于实现Datapath电路的FPGA逻辑模块被引量：3
2000年
提出一种适于实现数据通路的FPGA逻辑模块。每个模块包括4个基于全加器的逻辑单元。逻辑单元分为组合和时序两部分：组合部分以1位全加器为基础，有两个输出端，这两个输出端在必要时可以合并在一起以实现功能更复杂的单输出函数；时序部分基于可配置的D型触发器。逻辑单元在结构上保证了电路的高速性。工艺映射的实验结果显示，在实现数据通路中的常用电路时，新逻辑单元比基于LUT的FPGA单元平均大约节省75%的MOS管数。
黄志军周锋童家榕唐璞山
关键词：数据通路
一个有效的用于确定SRAM型FPGA容错布线中预留线的算法被引量：1
1999年
在ＨａｎｃｈｅｋＦ等提出的对基于ＳＲＡＭ型ＦＰＧＡ的故障逻辑块进行容错的节点覆盖技术，及相应容错布线技术的基础上，提出了一个改进的容错布线线段预留量算法．新算法可以有效地消除ＨａｎｃｈｅｋＦ等方法中线段预留量的冗余部分．实验证明，新算法在容错布线中可以有效地减少线段预留量，优于以往文献提出的方法．
徐健黄维康黄志军
关键词：容错FPGA布线
一种适于数据通路电路的FPGA结构被引量：5
1999年
提出了一种适于实现数据通路(Datapath)逻辑的FPGA结构FDP。该结构的主要创新之处在于采用了两条通用反馈逻辑、基于全加器的通用逻辑单元、基于信号流的不对称连线结构和并行的测试扫描链。SPICE模拟结果表明,用0.8μm的工艺,FDP块内延时2.7ns,平均进位链延时0.1ns。工艺映射的实验结果显示,在实现数据通路中的常用电路时。
黄志军张鹏徐健童家榕
关键词：数据通路信号处理图像处理FPGA
全选 清除 导出
共1页<1>
聚类工具0