赖兆磬
- 作品数：5 被引量：7H指数：2
- 供职机构：桂林电子科技大学计算机科学与工程学院更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 基于FPGA流水线CPU的设计与实现
- 随着微电子技术的迅速发展,集成电路的集成度越来越高,同时推动了嵌入式系统由传统的板上系统时代进入片上系统(System on a Chip, SoC)时代。而CPU是SoC的核心,研究如何设计与实现有效的CPU成为SoC...
- 赖兆磬
- 关键词：现场可编程门阵列流水线数据通路仿真验证
- 文献传递
- 基于FPGA流水线CPU控制器的设计与实现被引量：4
- 2008年
- 针对MIPSCPU流水线工作过程产生的数据相关,本文基于FPGA设计并实现了一种能有效解决数据相关的硬布线控制器。基于旁路方法,在控制器中对译码段、执行段和访存段进行有效的检测,并将检测信号合成为旁路控制信号,然后由旁路模块实现数据前推功能;使用VHDL实现控制器的设计;在FPGA平台上对控制器进行仿真验证,并给出CPU测试程序的仿真结果。结果表明:所设计的控制器能有效协调流水段工作,解决由数据相关产生的断流问题。
- 赖兆磬潘明张辉
- 关键词：FPGA流水线数据相关
- 基于FPGA CPU数据通路的设计与实现被引量：1
- 2008年
- 针对MIPS CPU流水线工作过程产生的数据相关,基于FPGA设计并实现了能有效解决数据相关的数据通路。设计五种基本数据通路,并采用流水线技术将它们整合成五级数据通路;在EX段后到ALU之间和WB段后到ALU之间构建旁路通路,从而形成总的数据通路;使用VHDL实现数据通路;编写测试程序对数据通路进行验证,并在FPGA平台上进行仿真验证。结果表明:所设计的数据通路能使数据正常流动,解决由数据相关产生的断流问题。
- 罗海波赖兆磬张辉陈祖希
- 关键词：FPGA数据通路流水线数据相关
- 嵌入式CPU指令Cache的设计与实现
- 2008年
- 针对嵌入式CPU指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA设计并实现了可以有效解决这一问题的指令Cache。根据嵌入式五级流水线CPU特性,所设计指令Cache的地址映射方式采用需要资源较少的直接映射(Direct Mapping),替换算法采用速度较快的先进先出(FIFO);使用VHDL实现指令Cache;对所设计指令Cache进行功能仿真和时序仿真并给出功能仿真结果。仿真结果表明了所设计指令Cache的有效性。
- 陈祖希赖兆磬张辉
- 关键词：FPGA高速缓存直接映射
- 嵌入式五级流水线CPU核的设计与实现被引量：2
- 2008年
- 本文基于FPGA平台设计并实现了一种嵌入式16位RISCCPU核。以MIPSCPU指令集为参考,完成指令集设计;对指令处理过程进行抽象,把指令分成取指、译码、执行、访存、写回五级流水处理,根据处理过程所需要的元件构建五级数据通路;针对流水线处理产生的数据相关构建旁路通路;根据五级数据通路及旁路通路所需要的协调信号构建控制通路;把数据通路和控制通路融合成CPU核。采用VHDL实现CPU核;在CPU核上运行测试程序,并给出仿真结果;在FPGA平台上对CPU核进行验证。结果表明了所设计CPU核的有效性。
- 赖兆磬潘明许勇张辉
- 关键词：FPGACPU核数据通路控制通路
