您的位置： 专家智库 > >

高培军

作品数：3 被引量：16H指数：2
供职机构：北京交通大学现代通信研究所更多>>
发文基金：国家自然科学基金更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 2篇基于FPGA
  • 1篇电路
  • 1篇电路设计
  • 1篇硬件描述语言
  • 1篇直接序列扩频
  • 1篇直接序列扩频...
  • 1篇数字电路
  • 1篇数字电路设计
  • 1篇数字锁相
  • 1篇数字锁相环
  • 1篇锁相
  • 1篇锁相环
  • 1篇通信
  • 1篇通信技术
  • 1篇相干解调
  • 1篇解调
  • 1篇扩频
  • 1篇扩频技术
  • 1篇扩频通信
  • 1篇扩频通信技术

机构

  • 3篇北京交通大学

作者

  • 3篇高培军
  • 1篇曹小卫
  • 1篇牟丹
  • 1篇熊磊

传媒

  • 2篇电子设计应用
  • 1篇今日电子

年份

  • 3篇2004
共 3 条 记 录，以下是 1-3
全选 清除 导出
排序方式：
基于FPGA的多种形式分频的设计与实现被引量：10
2004年
本文通过在QuartursⅡ开发平台下,一种能够实现等占空比、非等占空比整数分频及半整数分频的通用分频器的FPGA设计与实现,介绍了利用VHDL硬件描述语言输入方式,设计数字电路的过程。
高培军
关键词：FPGA数字电路设计分频器VHDL硬件描述语言
一种基于FPGA的直接序列扩频基带处理器被引量：1
2004年
本文设计实现了一种基于FPGA的直接序列扩频基带处理器,并阐述了其基本原理和设计方案。
高培军曹小卫
关键词：直接序列扩频技术DS-SS基带处理器扩频通信技术差分编码差分相干解调
基于FPGA的高速数字锁相环的设计与实现被引量：5
2004年
本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案,并详细介绍了该方案基于FPGA 的实现方法。通过对所设计的锁相环进行计算机仿真和硬件测试,表明该方案确实可以提高锁 相环的捕获性能。
熊磊高培军牟丹
关键词：捕获时间VHDL
全选 清除 导出
共1页<1>
聚类工具0