马鸿
- 作品数：7 被引量：2H指数：1
- 供职机构：中国科学院自动化研究所更多>>
- 发文基金：国家自然科学基金国家科技支撑计划更多>>
- 相关领域：自动化与计算机技术电子电信更多>>
- 一种低功耗DCT硬件结构的设计
- 2008年
- 提出一种基于CSD编码的向量内积分布式计算结构CDA,将其应用于二维离散余弦变换(DCT)硬件设计,利用DCT变换矩阵的编码特点减少设计中加法器的数量及移位累加树的带宽。该结构在Chartered 0.13μm工艺库上进行设计和综合,共用了31 528个晶体管和1 024 bit存储器,具有低功耗与高性能的特点,适用于图像视频等要求低功耗、实时处理的领域。
- 李振伟彭思龙马鸿
- 关键词：离散余弦变换分布式算法低功耗
- 预测线长驱动的二分布局算法(英文)
- 2008年
- 为了有效提高布局质量,提出一种基于预测线长的二分布局算法HJ-Pl.该算法对长、短互连线都有很好的预测效果.通过将预测线长嵌入到布局框架中,使算法可以预先控制布局后可能产生的长互连线,有效降低它们在布局过程中被分割的几率,从而达到减小总线长的目的.另外,该算法通过最小化关键通路时延,得到了较好的时序优化效果.实验表明,与现有的Capo10.5,NTUplace和mPL6算法相比,该布局算法可分别减小线长13%,3%,9%.将预测线长目标集成到Capo10.5中可减小线长3%.带有时序驱动功能的HJ-Pl可以减小关键通路时延23%左右.
- 蒿杰马鸿彭思龙
- 关键词：层次化互连线超大规模集成电路
- 同时非均匀分段和非统一缓冲器插入算法
- 2009年
- 提出了非均匀分段和非统一缓冲器插入算法,针对长互连线驱动大负载的问题,采用逐级增大的缓冲器驱动模型并调节不同缓冲器之间线段的长度,解决了缓冲器插入获得最小延时、减少插入数目和降低计算量的问题,给出了缓冲器插入延时的准确估计。该算法充分考虑了连线的电阻和电容效应,以及芯片上不能随便插入缓冲器的块对缓冲器插入算法的影响。实验表明,该算法可以很好地解决长线网驱动大负载问题,在布图布局阶段采用该算法可以对长互连线驱动大负载的情况给出准确的估计,保证设计和时序收敛,并节省布线资源。
- 马鸿何庆延彭思龙
- 关键词：电容效应梯度算法
- 基于性能相似度的Buffer库压缩算法
- 2011年
- 以原库与压缩库的性能相似度为出发点,提出了一种buffer库压缩算法,并建立了虚单元、实单元和概率加权距离的概念.用环境参数对原库进行筛选,其结果构成虚单元库;对虚单元进行聚类,将中心点映射到实单元得到压缩库.将单元对环境的适应性量化,作为先验知识,为聚类中心的选择提供优先级.采用3种方案实现该算法思想,经实验证明,所得压缩库与原库的性能相似度高,误差平方和(SSE)仅为已有算法的9.6%、10.4%和6%.
- 苏晓东王静秋马鸿
- 关键词：聚类加权距离
- VLSI版图互连优化和光学工艺校正算法研究
- 在深亚微米VLSI设计中，互连性能成为了决定系统性能的关键指标，物理综合工具被用来解决新挑战带来的时序收敛问题。在物理综合过程中，一些关键技术方法被反复使用，其中缓冲优化成为了最为有效的优化互连延时、增强信号完整性、解除...
- 马鸿
- VLIW数字信号处理器64位可重构加法器的设计被引量：1
- 2007年
- 描述了一款适用于超长指令字数字信号处理器的64位加法器的设计。该加法器高度可重构,可以支持2个64位数据的加法运算、4个32位数据的加法运算、8个16位数据的加法运算以及16个8位数据的加法运算。它结合了Brent-Kung对数超前进位加法器和进位选择加法器的优点,使得加法器的面积和连线减少了50%,而延时与加法器的长度的对数成正比。仿真结果表明,在典型工作条件下,采用0.18μm工艺库标准单元,其关键路径的延时为0.83ns,面积为0.149mm2,功耗仅为0.315mW。
- 张志伟马鸿李立健王东琳
- 关键词：功耗延时积
- 数字信号处理器中高性能可重构加法器设计被引量：1
- 2009年
- 设计一款适用于高性能数字信号处理器的16位加法器。该加法器结合条件进位选择和条件"和"选择加法器的特点,支持可重构,可以进行2个16位数据或者4个8位数据的加法运算,同时对其进位链进行优化。相对于传统的条件进位选择加法器,在典型工作条件下,采用0.18μm工艺库标准单元,其延时降低46%,功耗降低5%。
- 马鸿李振伟彭思龙
