您的位置： 专家智库 > >

鲁欣

作品数：6 被引量：32H指数：3
供职机构：上海交通大学微电子学院更多>>
发文基金：国家高技术研究发展计划更多>>
相关领域：自动化与计算机技术电子电信更多>>

合作作者

文献类型

  • 6篇中文期刊文章

领域

  • 4篇自动化与计算...
  • 3篇电子电信

主题

  • 2篇嵌入式
  • 2篇CACHE
  • 1篇折衷
  • 1篇阵列
  • 1篇时钟
  • 1篇时钟问题
  • 1篇数据路径
  • 1篇数字脉冲压缩
  • 1篇嵌入式处理器
  • 1篇嵌入式系统
  • 1篇现场可编程
  • 1篇现场可编程门...
  • 1篇芯片
  • 1篇流水线
  • 1篇脉冲压缩
  • 1篇门阵列
  • 1篇模拟器
  • 1篇静态功耗
  • 1篇静态时序分析
  • 1篇可编程门阵列

机构

  • 6篇上海交通大学

作者

  • 6篇鲁欣
  • 6篇付宇卓
  • 1篇陈进
  • 1篇曾毅
  • 1篇顾叶锋
  • 1篇郝玉虹
  • 1篇左琦

传媒

  • 1篇系统工程与电...
  • 1篇上海交通大学...
  • 1篇计算机工程
  • 1篇微电子学与计...
  • 1篇小型微型计算...
  • 1篇计算机仿真

年份

  • 1篇2006
  • 3篇2005
  • 2篇2004
共 6 条 记 录，以下是 1-6
全选 清除 导出
排序方式：
基于WDC结构的低静态功耗Cache设计被引量：2
2005年
基于片上cache占处理器芯片功耗的比重越来越大,提出了一种新的路衰减cache(Way-DecayCache,WDC)结构.该结构通过门控Gnd技术来动态地关闭或开启部分cache路,使得cache结构可以在低功耗配置和正常配置之间切换,从而达到降低静态功耗的目的.与现有的低功耗cache结构相比,附加的逻辑少,实现简单,具有硬件的可实现性.试验结果表明,该结构可以降低cache的功耗,同时对cache整体的性能影响很小.
鲁欣付宇卓
SoC芯片STA的时钟约束问题研究被引量：5
2005年
随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键。该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值。
郝玉虹付宇卓鲁欣
关键词：SOC设计时钟问题静态时序分析
基于ARM Linux的Gameboy模拟器移植和优化研究被引量：1
2005年
MX1体系结构采用ARM920T内核,针对它构建嵌入式L inux平台,把Gam eboy模拟器(以下统一称为Gnuboy)移植过去;对Gnuboy的源代码进行修改,在宿主平台上交叉编译,编译好的可执行文件烧入测试板上运行,这是移植的过程;Gnuboy在嵌入式环境下面临速度慢的问题,可以对原先的一些C函数用ARM汇编改写来加快速度,这里用到基于图着色技术的寄存器分配算法的一种简化方法,用这种方法对Gnuboy源代码中的几个函数进行了优化处理,优化效果可用相应的工具软件进行测试;这些移植和优化研究工作,目的是为了把Gnuboy应用到基于ARM L inux的嵌入式产品中,同时对研究该平台下一般的虚拟机技术应用也有相应的价值。
顾叶锋付宇卓鲁欣
关键词：嵌入式系统模拟器
基于FPGA的4096点基-4FFT模块的实现被引量：13
2004年
现场可编程门阵列(fieldprogrammablegatearray,FPGA)技术,具有集成高度、逻辑实现能力强等特点,已经成为数字系统设计的重要技术之一。数字脉冲压缩技术可靠性高,灵活性好,可编程,在现代雷达中广泛应用。快速傅里叶变换(fastFouriertransform,FFT)是一种实现数字脉冲压缩的高效、灵活的方法,也是实现雷达数字信号中重要技术。首先说明了基4FFT的基本知识,然后介绍了如何使用Xilinx的FPGA的来实现雷达信号处理机的数字脉压的核心———4096点FFT模块。
鲁欣陈进付宇卓
关键词：现场可编程门阵列数字脉冲压缩快速傅里叶变换
嵌入式处理器中的Sector Cache:性能与面积的折衷
2006年
SectorCache曾经被用于一些最早使用Cache技术的计算机系统中.虽然SectorCache的性能略差于普通Cache,但同样Cache容量下Sector结构所需的标记位明显少于普通结构.由于嵌入式处理器对芯片面积的要求非常严格,SectorCache的优点在嵌入式处理器中就更为明显.本文用基于仿真的方法详细分析了Sector结构的Cache在嵌入式应用环境下的性能.仿真结果表明,合理使用Sector结构可以以较小的性能代价有效地减少标记位数量.因此,采用SectorCache就可以在满足性能要求的前提下尽可能减小Cache控制器的面积.本文认为SectorCache是嵌入式处理器设计者进行性能/面积折衷有效手段.
左琦付宇卓鲁欣
关键词：高速缓存嵌入式处理器
一种优化可配置的AES密码算法硬件实现被引量：11
2004年
AES加密算法是下一代的常规加密算法,其将被广泛应用在政府部门和商业领域。本文首先介绍了AES加密算法,然后分析了其硬件实现的要点和难点,最后在Xilinx的FPGAVirtexIIXC2V3000-4上对AES密码算法进行了实现和验证。本方案采用一种优化的非流水线加密解密数据路径;同时提出了一种新的可配置的动态密钥调度结构,使得该设计支持128、192和256比特的密钥;而且该设计可以配置AES的四种工作模式。实验的结果表明该设计比其它的设计具有更高的性能。
曾毅鲁欣付宇卓
关键词：AESRIJNDAELFPGA
全选 清除 导出
共1页<1>
聚类工具0