于忠臣
- 作品数：32 被引量：34H指数：3
- 供职机构：北京工业大学电子信息与控制工程学院北京市嵌入式系统重点实验室更多>>
- 相关领域：电子电信自动化与计算机技术电气工程更多>>
- 改进型RS(534,518)编码算法的硬件设计
- FLASH存储设备由于工艺问题或操作不当,在使用时可能产生突发性错误.为了保证存储数据的正确性,设计了RS(534,518)纠错算法,最多可以纠8个错.传统的RS编码和解码逻辑是毫不相关的,与传统算法相比,本算法对编码算...
- 宋相培于忠臣
- 关键词：FLASH存储器硬件设计
- 文献传递
- 时钟树综合中的有效时钟偏移被引量：2
- 2011年
- 随着芯片设计向更高的频率发展,传统的时钟树综合策略是尽量减小时钟偏移,但是这样的时钟树综合策略已经逐渐不能满足时序收敛的需要,因此引入了有效时钟偏移的概念。文章通过一个在TSMC 0.13μm工艺并流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。
- 林晓于忠臣
- 关键词：时钟树综合
- 嵌入式非易失性存储器在SoC物理设计中的应用被引量：3
- 2010年
- 嵌入式非易失性存储器以其同时具备数据可更改性及掉电保存性而已被越来越广泛的应用于SoC物理设计。文中结合一款电力网控制芯片R36的实际设计案例,分析了该器件的应用特点,并从用途、性能、容量选择等方面说明了通过非易失性存储器对降低芯片成本、提高速度及可靠性应用方法。
- 邓思园于忠臣
- 关键词：非易失性存储器电可擦除只读存储器闪存片上系统
- 基于ARM7TDMI的SoC芯片的原型验证被引量：1
- 2013年
- 验证是SoC(系统芯片)设计的重要环节,FPGA原型验证平台能以实时的方式进行软硬件协同验证,缩短SoC的开发周期,验证系统级芯片软硬件设计的正确性,降低SoC系统的开发成本。本文介绍了基于ARM7TDMI处理器核的SoC芯片设计项目,提出相应的FPGA软硬件协同设计与验证的方案,并在此SoC芯片开发过程中得以实施,取得良好效果。
- 刘朝万培元于忠臣
- 关键词：SOC
- 基于FPGA的DFT验证平台的实现
- 2014年
- 本文将根据实际芯片量产时机台测试环境来搭建基于FPGA的DFT验证平台具体解决方案,来解决芯片量产ATE设备进行测试所带来的一些弊端,帮助测试人员在实验室进行相应的DFT测试。
- 倪乐斌于忠臣
- 关键词：FPGADFT
- 基于CMMB系统的LDPC译码器的设计与实现被引量：4
- 2010年
- 根据CMMB中LDPC码校验矩阵的结构特点,提出了一种部分并行译码结构的实现方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上实现了这种结构。该设计充分利用了LDPC校验矩阵的规律,采用了一种适当的硬件结构和独特的存储器调用控制策略,故可在保证高性能和较大吞吐率的情况下,以较少的硬件资源实现两种码率的复用。
- 李江林于忠臣
- 关键词：CMMB中国移动多媒体广播LDPC码译码器
- 智能卡COS测试方案的研究被引量：1
- 2011年
- 操作系统的稳定和可靠是智能卡正常工作的基础。在COS开发过程中,对COS充分全面的测试是非常重要的。本文在介绍智能卡操作系统的体系结构的基础上,给出了智能卡COS的测试方案。对于同一应用类型的COS,测试具有一定的重用性。
- 杨柳于忠臣
- 关键词：智能卡COS测试用例安全性
- 基于BES7456芯片的OSD的应用平台设计被引量：2
- 2011年
- 重点介绍了北京市嵌入式系统重点实验室自主研发的OSD产生芯片BES7456的组成和原理,并给出应用该芯片的具体方法和实现效果。阐述了OSD原理及芯片设计的原理,接着给出根据具体要求需要的外围设计方案,给出了系统软硬件的设计步骤,最后给出实测结果。
- 郑世程于忠臣
- 关键词：OSD应用平台
- 时钟树综合中的有效时钟偏移
- 2010年
- 为了解决用传统时钟树综合策略来设计芯片只能尽量减小时钟偏移,而不能满足时序收敛的问题,文中引入了有效时钟偏移的概念,并通过在TSMC0.13μm工艺下流片成功的芯片BES7000作为设计实例,分析了有效时钟偏移引入之后对改进时序建立时间的效果。
- 林晓于忠臣
- 关键词：时钟树综合
- 基于标准单元模块化放置的集成电路物理设计
- 2013年
- 在集成电路物理设计过程中,降低芯片制造成本,提高芯片性能是提高半导体产品市场竞争力最重要的因素。本文介绍了基于标准单元模块化放置的集成电路设计方法,从而减小芯片的面积,提高芯片的性能。以一款经过TSMC0.35um工艺流片验证的非接触式读卡芯片为例,对比不同方法进行芯片设计的面积、利用率、性能等,从而证明方法的可行性和有效性。
- 王沛荣于忠臣刘龑达
- 关键词：物理设计模块化自动化
