您的位置： 专家智库 > >

巩艳华

作品数：1 被引量：7H指数：1
供职机构：西安邮电学院更多>>
相关领域：电子电信更多>>

合作作者

文献类型

  • 1篇中文期刊文章

领域

  • 1篇电子电信

主题

  • 1篇电路
  • 1篇电路实验
  • 1篇数字电路
  • 1篇数字电路实验
  • 1篇数字钟
  • 1篇TTL
  • 1篇VHDL
  • 1篇VHDL语言

机构

  • 1篇西安邮电学院

作者

  • 1篇王利
  • 1篇巩艳华
  • 1篇弓楠

传媒

  • 1篇现代电子技术

年份

  • 1篇2007
共 1 条 记 录，以下是 1-1
全选 清除 导出
排序方式：
VHDL语言在数字电路实验中的应用被引量：7
2007年
传统数字电路实验通常采用TTL或CMOS芯片,不能满足现代数字系统设计的要求。而应用VHDL的数字电路实验降低了数字系统的设计难度,因而应用更加广泛。通过介绍VHDL语言及VHDL语言的程序结构和设计流程,以数字钟为例描述VHDL语言设计数字电路模块化、自顶向下的设计方法,从而说明VHDL语言在数字电路实验中的优点,对实验教学有一定的指导作用。
王利弓楠巩艳华
关键词：VHDL数字钟数字电路TTL
全选 清除 导出
共1页<1>
聚类工具0