公共文化服务平台

共 5 条记录，以下是 1-5

全选清除导出

排序方式：

用于寄存器文件的可控制位线摆幅的存储单元: 本发明属于集成电路存储单元设计技术领域，具体为一种用于寄存器文件的可控制位线摆幅的存储单元。该存储单元包括：耦合在电源和地之间的交叉耦合的2个反相器，以及2个写晶体管，2个读晶体管，2个读隔离管，2个模式控制晶体管。当m...; 虞志益张星星韩军张章李毅熊保玉张跃军董方元程旭张伟曾晓洋曾晓洋; 文献传递

基于自定时的灵敏放大时序控制信号产生电路: 本发明属于集成电路存储单元技术领域，具体为一种基于自定时的灵敏放大时序控制信号产生电路。该电路由两列可配置的存储单元伪阵列、一个两输入或非逻辑以及延时单元构成。伪存储器阵列的位线预充到高电平，工作时，伪阵列的字线WL信号...; 程旭李毅张星星熊保玉韩军张跃军张章虞志益曾晓洋曾晓洋; 文献传递

一种采用互连线电容耦合的线计算电路设计: 2022年; 随着集成电路工艺节点的不断推进,互连线间的寄生效应越来越明显。互连线已经成为制约提高芯片计算能力的关键因素之一,考虑将互连线作为逻辑计算的设计方法引起设计者的广泛关注。通过对互连线间电容耦合效应的研究,提出一种采用金属互连线间的确定性信号干扰来进行逻辑计算的电路设计方案。该方案首先分析金属互连线间电容耦合关系,构建电容耦合模型。然后利用纳米金属线构成耦合电容,调节干扰线与受扰线之间的耦合强度以及调整反相器阈值,设计与非、或非、异或、同或逻辑,在此基础上实现互连线电容耦合的3线-8线译码器。最后,采用台积电65 nm互补金属氧化物半导体工艺,Cadence Spectre环境下仿真验证,结果表明所设计的线计算电路功能正确。与台积电65 nm工艺库的标准单元相比,二输入线计算与非门使用的晶体管数量减少25%,二输入线计算同或门的功耗减少29.1%,四输入线计算与非门的面积和功耗延时积分别减少46.4%和55%。因此,线计算逻辑门具有低硬件开销特性,提供了密集实现数字集成电路的新途径,有利于芯片向小型化发展。; 李林张会红张跃军; 关键词：电容耦合金属互连线译码器

一种多端口寄存器堆存储单元及其布局布线方法: 本发明属于集成电路存储单元设计技术领域，具体为一种多端口寄存器堆存储单元及其布局布线方法。耦合的反相器采用六管结构，读位线和耦合的反相器之间采用NMOS管隔离，以防止读破坏。内部连线和VSS全部采用金属层1（M1），有效...; 虞志益张星星李毅熊保玉韩军张跃军张章程旭曾晓洋曾晓洋; 文献传递

基于施密特触发的高鲁棒性亚阈值标准单元: 2021年; 亚阈值电路是低功耗重要发展方向之一。随着电源电压降低,晶圆代工厂提供的标准单元电路性能容易受噪声和工艺偏差的影响,已经成为制约亚阈值芯片的瓶颈。该文提出一种基于施密特触发(ST)与反向窄宽度效应(INWE)的亚阈值标准单元设计方案。该方案首先利用ST的迟滞效应与反馈机制,在电路堆叠结点处添加施密特反馈管以优化逻辑门、减少漏电流、增强鲁棒性;然后,采用INWE最小宽度尺寸与分指版图设计方法,提高电路的开关阈值与MOS管的驱动电流;最后,在TSMC 65 nm工艺下构建标准单元的物理库、逻辑库和时序库,完成测试验证。实验结果表明,所设计的亚阈值标准单元与文献相比,功耗降低7.2%~15.6%,噪声容限提升11.5%~15.3%,ISCAS测试电路的平均功耗降低15.8%。; 张跃军张跃军张会红; 关键词：低功耗亚阈值

全选清除导出

共1页<1>

张跃军