您的位置： 专家智库 > >

黄科杰

作品数：56 被引量：1H指数：1
供职机构：浙江大学更多>>
相关领域：自动化与计算机技术医药卫生交通运输工程电子电信更多>>

合作作者

文献类型

  • 55篇专利
  • 1篇学位论文

领域

  • 28篇自动化与计算...
  • 1篇机械工程
  • 1篇电子电信
  • 1篇交通运输工程
  • 1篇医药卫生

主题

  • 15篇神经网
  • 15篇神经网络
  • 13篇网络
  • 10篇电路
  • 9篇卷积
  • 8篇图像
  • 7篇阵列
  • 7篇功耗
  • 6篇电容
  • 6篇位宽
  • 6篇模数转换
  • 6篇卷积核
  • 6篇架构
  • 6篇剪枝
  • 5篇可重构
  • 4篇硬件
  • 4篇软硬件
  • 4篇软硬件协同
  • 4篇积分
  • 4篇加速器

机构

  • 56篇浙江大学
  • 4篇中国电子科技...
  • 4篇之江实验室

作者

  • 56篇黄科杰
  • 28篇沈海斌
  • 3篇王博文
  • 2篇张赛
  • 2篇王雷
  • 2篇朱晓雷
  • 2篇周旋
  • 1篇严森祥
  • 1篇李鑫
  • 1篇陈杨
  • 1篇胡正华
  • 1篇张政
  • 1篇张豪

年份

  • 2篇2024
  • 15篇2023
  • 12篇2022
  • 13篇2021
  • 6篇2020
  • 7篇2019
  • 1篇2006
共 56 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
一种基于结构化剪枝和低比特量化的神经网络加速器
本发明公开了一种基于结构化剪枝和低比特量化的神经网络加速器，采用软硬件协同优化，对卷积神经网络进行结构化剪枝和低比特量化，并基于此在FPGA上设计的硬件加速器。该加速器通过结构化剪枝和计算阵列上的数据共享，充分利用神经网...
黄科杰朱超阳沈海斌
文献传递
一种后量子密码算法处理器及其片上系统
本发明公开一种后量子密码算法处理器及其片上系统。后量子密码处理器包括取指单元、译码单元、执行单元和写回单元；执行单元包括并行计算单元模块，并行计算单元模块采用部件重组技术和算子融合技术，能使用相同的组件实现不同计算类型和...
黄科杰叶泽文张豪李金泽
基于标准CMOS工艺的非易失性存储器的研究
在ASIC电路设计中，经常会需要一些低成本低密度的非易失性存储器件，但是工艺的复杂性阻碍了传统的非易失性存储器件嵌入到CMOS电路中，这是由于传统的非易失性存储器需要多层多晶硅，不同的栅氧化层厚度，以及需要调整不同的掺杂...
黄科杰
关键词：存储器电路设计
文献传递
人脸情绪合成方法及装置
本发明公开了一种人脸情绪合成方法及装置。包括获取当前帧彩色图像，并提取人脸图像，调整到预设大小；检测人脸图像的若干个预设关键点位置，根据关键点位置绘制人脸各个部分的轮廓图，获取人脸轮廓图像；将人脸图像，人脸轮廓图像以及目...
沈海斌孔家慧黄科杰
一种CMOS图像传感器内的卷积运算电路
本发明公开了一种CMOS图像传感器内的卷积运算架构。具有作为实现感光和乘加运算的基本单元的像素内电路、由基本单元组成的用于实现阵列卷积运算的像素阵列电路；一基本单元控制图像一像素，基本单元的一组元件代表图像像素一通道，用...
黄科杰宋瑞冰沈海斌
文献传递
一种基于结构化剪枝的稀疏神经网络加速器及其加速方法
本发明公开了一种基于结构化剪枝的稀疏神经网络加速器及其加速方法，属于稀疏神经网络加速领域。本发明采用软硬件协同优化，对卷积神经网络进行结构化剪枝，并基于此设计硬件加速器，每个计算核并行地计算多张输出特征图，共享相同的输入...
沈海斌朱超阳黄科杰
一种基于存内计算的混合基快速傅里叶变换计算电路
本发明公开了一种基于存内计算的混合基快速傅里叶变换计算电路。存内计算阵列和电路中的存储模块相连接；地址生成模块和存储模块相连接，生成不同的地址数据控制存储模块中数据送入存内计算阵列中进行计算；数据流控制模块产生控制信号，...
黄科杰刘润沈海斌
文献传递
一种基于轻量化神经网络的实时关键点检测方法
本发明公开一种基于轻量化神经网络的实时关键点检测方法，该方法首先使用faster rcnn或者类似的人体检测算法将图片中的人物截取出来然后再送入设计的轻量化网络中去，然后输出预测的坐标，该方法不同于一般的方法在于所设计的...
王雷黄科杰
文献传递
一种基于多位并行二进制突触阵列的神经形态计算电路
本发明公开了一种基于多位并行二进制突触阵列的神经形态计算电路，包括神经轴突模块、多位并行的二进制RRAM突触阵列、时分复用器、多个积分器和一个共享的逐次逼近型模数转换器；神经轴突模块包括2个基本单元：时序调度器和加法器，...
黄科杰张赛沈海斌
文献传递
一种基于RRAM的非易失性8位Booth乘法器
本发明公开了一种基于RRAM的非易失性8位Booth乘法器，该乘法器采用RRAM存储乘数的Booth编码，主要包括部分积产生模块，Wallace加法树和加法链。本发明的一种基于RRAM的非易失性8位Booth乘法器与现有...
黄科杰曹家骏
文献传递
全选 清除 导出
共6页<123456>
聚类工具0