您的位置: 专家智库 > >

叶翼

作品数:8 被引量:3H指数:1
供职机构:浙江大学电气工程学院超大规模集成电路设计研究所更多>>
发文基金:国家科技重大专项国家自然科学基金更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 4篇期刊文章
  • 3篇专利
  • 1篇学位论文

领域

  • 5篇电子电信
  • 1篇自动化与计算...

主题

  • 7篇成品率
  • 5篇掩模
  • 4篇电路
  • 4篇集成电路
  • 3篇模拟退火
  • 2篇电路制造
  • 2篇多项目晶圆
  • 2篇掩模板
  • 2篇退火算法
  • 2篇芯片
  • 2篇模拟退火算法
  • 2篇晶圆
  • 2篇集成电路制造
  • 2篇关键面积
  • 2篇布局规划
  • 1篇电学测量
  • 1篇预测技术
  • 1篇阵列
  • 1篇阵列设计
  • 1篇设计方法

机构

  • 8篇浙江大学

作者

  • 8篇叶翼
  • 6篇史峥
  • 6篇严晓浪
  • 3篇郑勇军
  • 3篇朱椒娇
  • 2篇张波
  • 2篇张波
  • 1篇郑勇军
  • 1篇罗小华
  • 1篇马铁中
  • 1篇潘伟伟
  • 1篇陈利升

传媒

  • 2篇电路与系统学...
  • 1篇华中科技大学...
  • 1篇浙江大学学报...

年份

  • 1篇2014
  • 4篇2013
  • 1篇2012
  • 2篇2010
8 条 记 录,以下是 1-8
排序方式:
晶圆切割和随机缺陷驱动的掩模设计方法被引量:2
2014年
针对现有掩模设计方法的不足,提出了同时考虑晶圆切割和随机缺陷的掩模设计方法.在预估边到边晶圆切割引起的成品率丢失的同时,将随机缺陷引起的成品率丢失也纳入了设计参考量.对掩模上芯片进行布局规划的阶段,使那些由于随机缺陷造成成品率丢失较高的芯片在布局规划的目标函数中拥有较大的权重.这些芯片会在模拟退火算法迭代的过程中被自动放置在相应的与其他芯片较少切割冲突的位置,避免了后期晶圆切割对其产量造成的损失.此方法均衡了芯片之间的产量,在满足各个芯片需要产量的前提下,减少了生产所需的晶圆数量.与最小化掩模面积的设计方法和只考虑晶圆切割的设计方法比较,该方法使生产所需要的晶圆数量分别减少了15.22%和7.14%.
叶翼朱椒娇史峥
关键词:集成电路制造计算机辅助设计模拟退火成品率模型
一种动态估计缺陷所造成记忆体特征失效的方法
本发明公开一种动态估计缺陷所造成记忆体特征失效的方法,包括:(1)建立设计版图图形失效和记忆体特征失效相对应的数据库;(2)判断生产线缺陷所造成的版图图形失效;(3)判断图形失效特征相对应的记忆体特征失效;(4)判断整个...
叶翼马铁中郑勇军史峥严晓浪
文献传递
一种提高芯片成品率的多项目晶圆切割方法
本发明公开了一种提高芯片成品率的多项目晶圆切割方法,根据实际生产中不同芯片的产量需求和切割需求,提出了一种按模拟退火算法快速求最优解获得的最优布局规划切割多项目晶圆的方法,保证能在同一掩模板上同时切割去功能完好的归于同一...
张波叶翼郑勇军史峥严晓浪
文献传递
一种改进的考虑划痕的关键面积计算模型和方法被引量:1
2013年
关键面积计算对于集成电路成品率的准确预测有着重要的意义。为了得到精确的结果,关键面积计算需要根据缺陷形状的不同选择适当的缺陷模型。针对化学机械研磨引入的划痕,提出了一种线性缺陷模型来计算其关键面积。在此基础上进一步考虑了线端效应的影响,对考虑划痕的关键面积计算模型提出了改进。实验结果表明改进后模型的计算结果更为准确。
叶翼朱椒娇张波史峥严晓浪
关键词:化学机械研磨划痕关键面积成品率
一种快速计算和优化关键面积提高成品率的方法
2013年
成品率驱动设计(DFY)已经成为集成电路设计的必然趋势。基于随机缺陷的DFY设计的主要目标是通过优化版图的关键面积来提高成品率。针对版图局部修改后关键面积的重新计算问题,提出了一种快速计算关键面积的方法,不仅能快速比较各种修改方案的优劣,还能利用计算速度的优势,快速得到最优的设计修改方案,极大的降低了DFY设计的计算时间成本,提高集成电路产品的成品率。
朱椒娇罗小华陈利升叶翼严晓浪
关键词:关键面积VORONOI图
集成电路成品率预测技术与面向成品率的设计
随着集成电路纳米时代的到来,制造工艺复杂度的爆炸式增长使得成品率预测和面向成品率的设计成为研究热点。成品率与制造成本直接相关,成品率预测技术使得设计者和生产者在生产之前就能够预估最终的成品率与成本,从而避免了盲目投产的项...
叶翼
关键词:集成电路
基于模块化单元的测试结构阵列设计及其应用
2013年
针对纳米级半导体制造工艺中传统测试芯片掩模面积利用率低的问题,提出一种基于模块化单元的可扩展成品率测试结构阵列设计方法.基于45nm CMOS制造工艺分别实现32×32和64×64 2个大规模的测试结构阵列,模块化单元的有效面积利用率达79.31%和70.8%;流片后通过测试数据的分析能够发现通孔缺失、通孔尺寸变大以及大尺寸缺陷导致金属缺失等工艺缺陷问题.试验结果同时表明,该方法将传输门器件和测试结构组合成模块化单元;不仅能够实现对测试结构的四端测量,保证测试结果的正确性,并且能够减小成品率测试芯片的掩模面积.
张波潘伟伟叶翼郑勇军史峥严晓浪
关键词:集成电路成品率
一种提高芯片成品率的多项目晶圆切割方法
本发明公开了一种提高芯片成品率的多项目晶圆切割方法,根据实际生产中不同芯片的产量需求和切割需求,提出了一种按模拟退火算法快速求最优解获得的最优布局规划切割多项目晶圆的方法,保证能在同一掩模板上同时切割去功能完好的归于同一...
张波叶翼郑勇军史峥严晓浪
共1页<1>
聚类工具0