您的位置： 专家智库 > >

刘文平

作品数：27 被引量：43H指数：4
供职机构：西安微电子技术研究所更多>>
发文基金：国家科技重大专项中国人民解放军总装备部预研基金国家高技术研究发展计划更多>>
相关领域：电子电信自动化与计算机技术航空宇航科学技术更多>>

合作作者

文献类型

  • 20篇期刊文章
  • 5篇专利
  • 2篇会议论文

领域

  • 18篇电子电信
  • 6篇自动化与计算...
  • 2篇航空宇航科学...

主题

  • 6篇电路
  • 4篇芯片
  • 3篇带隙基准
  • 3篇锁相
  • 3篇锁相环
  • 2篇电气功能
  • 2篇延迟锁相环
  • 2篇异或门
  • 2篇输入端
  • 2篇判决电路
  • 2篇曲率补偿
  • 2篇微型化
  • 2篇物理层
  • 2篇模拟电路
  • 2篇检测电路
  • 2篇浮栅
  • 2篇NM
  • 2篇SOC
  • 2篇AMBA
  • 2篇CMOS工艺

机构

  • 27篇西安微电子技...
  • 1篇中国科学院电...

作者

  • 27篇刘文平
  • 8篇杨博
  • 3篇唐威
  • 2篇魏海龙
  • 2篇段青亚
  • 2篇吴龙胜
  • 2篇刘智
  • 2篇车德亮
  • 2篇李凡阳
  • 2篇蒋轶虎
  • 2篇肖筱
  • 2篇卢红利
  • 2篇季赛健
  • 1篇何杰
  • 1篇刘佑宝
  • 1篇李栋
  • 1篇刘军华
  • 1篇尹韬
  • 1篇李炘
  • 1篇段来仓

传媒

  • 15篇微电子学与计...
  • 1篇哈尔滨工业大...
  • 1篇西安交通大学...
  • 1篇北京理工大学...
  • 1篇北京航空航天...
  • 1篇电力电子

年份

  • 3篇2023
  • 1篇2022
  • 4篇2021
  • 1篇2020
  • 1篇2018
  • 3篇2017
  • 1篇2014
  • 2篇2012
  • 2篇2011
  • 1篇2010
  • 1篇2009
  • 4篇2008
  • 1篇2007
  • 1篇2005
  • 1篇2003
共 27 条 记 录，以下是 1-10
全选 清除 导出
排序方式：
65 nm CMOS工艺时钟发生器的设计与实现被引量：3
2017年
设计了一款应用于高速片上系统(System-on-Chip,SoC)领域的时钟发生器电路.基于Delta-sigma调制技术实现了小数分频,同时引入了加抖技术(Dither)以及模数转换器(Digital to Analog Converter,DAC)补偿技术,从而大幅度地抑制了Delta-sigma调制引起的量化噪声.基于65nm CMOS工艺完成了电路设计,仿真结果表明,当输出频率为典型应用的1.2GHz时,该电路周期抖动(period jitter)的均方根值(rms)约为0.656ps,功耗仅为约3.824mW.
高辉刘文平
关键词：DELTA-SIGMA模数转换器锁相环
一种宽频可编程频率合成器的设计实现
2012年
设计了一种宽频率工作范围、可编程的频率合成器.引入自偏置的DLL结构及启动电路扩展系统频率范围,消除误锁定,在保证DLL系统稳定性及不改变系统锁定状态的基础上,实现倍频器倍频因子的随意转换.同时使用两位寄存器配置初始电压,保证系统的快速锁定.该频率合成器用0.13μm 1.8VCMOS工艺实现,工作频率范围为14～700MHz,可供选倍频数为1,2,4,8.在输入时钟为50MHz、倍频数为8、输出时钟频率为400MHz的工作频率下,系统功耗为28.44mW,周期抖动约为9.8ps.
李娜刘文平吴龙胜唐威
关键词：延迟锁相环频率综合器
CMOS图像传感器4T像素本底噪声分析
2014年
为了抑制本底噪声,提高图像动态范围,首先给出CMOS图像传感器的4T像素结构,分析该结构下的基本噪声源.然后,分别讨论了各本底噪声分量的形成及对信号的影响,并以噪声电子数的形式对各噪声分量进行了定量分析,提出了相应的噪声抑制措施,且进行了仿真验证.
李栋刘文平张冰李炘何杰
关键词：CMOS图像传感器动态范围
用模型参数优化法改进带隙基准的温度被引量：3
2008年
以GP模型理论和工艺数据为基础,提出了模型中关键温度参数XTB和XTI的优化方法.以典型的带隙基准电路为例,经Hspice仿真分析表明,在-55～125℃范围内带隙基准的温度特性得到较好的改善.
李晓宁刘文平
关键词：带隙基准温度特性
基于片内总线的系统芯片(SoC)硬件调试器
2008年
本文提出基于SoC片内总线的嵌入式硬件调试器的设计方法,提高了调试速度和通用性,使SoC用户通过简单的标准串口就能够暂停内都微处理器的指令流水线,快速地访问微处理器内部的寄存器、外部的存储单元,监视内部的指令执行情况和片内总线的数据传输情况。
段青亚刘文平刘佑宝
关键词：AMBA系统芯片
基于RS232的SoC硬件调试器
的软件调试器和硬件调试器存在不通用和调试速度慢等缺点,本文提出基于SoC片内总线的嵌入式硬件调试器的设计方法,提高了调试速度和通用性,使SoC用户通过简单的标准串口就能够暂停内部微处理器的指令流水线,快速地访问微处理器内...
段青亚陈亚萍刘文平
关键词：AMBASOC
DSP芯片外部存储器接口设计一例被引量：7
2003年
文章介绍了一个32位通用DSP芯片中外部存储器接口的设计方案。该方案的突出特点是:接口位宽可根据片外存储器的位宽灵活地调整为8/16/32位,并可同时适应内部数据类型8/16/32位的变换。
刘军华刘文平唐威车德亮段来仓
关键词：DSP芯片外部存储器接口数字信号处理器
一种抗单粒子瞬态加固的压控延迟线设计被引量：1
2021年
延迟锁相环中的压控延迟线是对单粒子事件(single event,SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient,SET)电流,分析了压控延迟线对SE的敏感性.根据响应程度和电路结构的不同,对偏置电路进行了冗余加固;同时,对压控延时单元中提出了SET响应检测电路.在输入信号频率为1 GHz,电源电压1.2 V,入射粒子LET值为80 MeV·cm^(2)/mg的条件下,Spice仿真表明:和未加固电路相比,偏置电压V_(bn)和V_(bp)在受到粒子轰击后,翻转幅度分别下降了75%和60%,消除了输出时钟信号中的丢失脉冲;设计出的检测电路能够将各种情况下有可能出现的SET响应指示出来,提高了输出时钟信号的可靠性.
史柱王斌赵雁鹏杨博卢红利高利军刘文平
关键词：延迟锁相环
SMDSP浮点数字信号处理器CPU内功能单元的设计被引量：1
2005年
SMDSP是针对专门应用开发的高性能32位浮点数字信号处理器,其CPU内有独立的ALU、乘法器、数据地址产生器和六条局部数据总线,实现了乘加运算并行,算术运算与地址运算并行,加快了数据处理速度。数据地址产生器支持顺序、倒位序、循环三类数据地址的计算,使得SMDSP能方便高效地应用于数字信号处理系统。
车德亮刘文平
关键词：CPU加法器乘法器
一种SET检测电路、方法和芯片
本发明公开了一种SET检测电路、方法和芯片，锁定检测模块输入端分别连接有clk0和clk360，锁定检测模块输出端连接有lock_l0；差分时钟判决电路的反相器和传输门的输入端分别连接有两个差分信号，两个差分信号为一对互...
史柱赵雁鹏杨博王斌蒋轶虎刘文平
文献传递
全选 清除 导出
共3页<123>
聚类工具0