您的位置: 专家智库 > >

赵建武

作品数:10 被引量:33H指数:3
供职机构:电子科技大学自动化工程学院更多>>
发文基金:教育部“新世纪优秀人才支持计划”国家建设高水平大学公派研究生项目国家高技术研究发展计划更多>>
相关领域:电子电信自动化与计算机技术天文地球更多>>

文献类型

  • 7篇期刊文章
  • 2篇学位论文
  • 1篇科技成果

领域

  • 9篇电子电信
  • 1篇天文地球
  • 1篇自动化与计算...

主题

  • 5篇上网
  • 5篇片上网络
  • 5篇网络
  • 3篇可测性
  • 3篇可测性设计
  • 2篇自测试
  • 2篇内建自测试
  • 2篇可测试性
  • 2篇可测试性设计
  • 2篇复用
  • 2篇测试性
  • 2篇测试性设计
  • 1篇电成像
  • 1篇信号
  • 1篇信号采集
  • 1篇优化配置
  • 1篇阵列
  • 1篇阵列声波
  • 1篇声波
  • 1篇通信

机构

  • 10篇电子科技大学

作者

  • 10篇赵建武
  • 8篇师奕兵
  • 6篇王志刚
  • 1篇张嘉伟
  • 1篇王志刚
  • 1篇张伟
  • 1篇李焱骏
  • 1篇李炎骏

传媒

  • 3篇电子测量与仪...
  • 1篇仪器仪表学报
  • 1篇电子科技大学...
  • 1篇计算机工程与...
  • 1篇微电子学

年份

  • 3篇2010
  • 6篇2009
  • 1篇2008
10 条 记 录,以下是 1-10
排序方式:
非对称分布差错模型下特征分析器混叠概率研究
2008年
本文讨论了使用非对称分布差错模型准确计算特征分析器混叠概率的一种新颖的方法,通过对混叠过程的分析,构造了由两个相同的特征分析器组成的一个虚拟特征分析器,其中一个特征分析器被参考电路的输出序列驱动,另一个被有故障的被测电路的输出序列驱动,根据所得到虚拟特征分析器对应的马尔可夫链的状态概率分布,就可以准确计算对于任意测试输入序列长度的特征分析器的混叠概率。研究了线性和非线性特征分析器的混叠概率的动态特性。分析了故障激活概率对混叠概率的重要影响。与独立分布差错模型相比,非对称分布差错模型在混叠概率的建模、准确计算和分析中能提供更全面的信息。最后,给出了应用实例,验证了文中方法的可行性和有效性。
赵建武师奕兵李炎骏
复用NoC测试IP芯核测试存取链优化配置被引量:2
2009年
论述了层次型IP芯核不同测试模式之间的约束关系,给出了层次型IP芯核的测试壳结构,提出了一种复用片上网络测试内嵌IP芯核的启发式测试存取链优化配置方法。该方法可有效减小测试数据分组数量和被测芯核的测试时间。使用片上网络测试平台,在测试基准电路集ITC’02中的基准电路p22810上进行了实验验证。
赵建武师奕兵王志刚
关键词:片上网络
片上网络系统可测性设计及测试技术研究
片上网络是一种新的片上互连结构,使用片上网络作为片上互连结构的微系统芯片称为片上网络系统。任何新的集成电路设计技术只有在它的测试方法发展完善后才能被广泛使用,对片上网络系统的测试正面临着巨大的挑战,迫切需要研究有效的测试...
赵建武
关键词:可测试性设计通信协议
文献传递
层次型结构片上网络测试方法研究被引量:5
2009年
使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法的差异,给出了与IEEEStd.1500标准兼容的测试壳设计,测试响应特征分析使用空间和时间数据压缩技术。实验结果显示本文所提出测试方法能有效地减少测试时间和测试数据量,从而降低了整体测试成本。该方法适用于不同类型的片上网络。
赵建武师奕兵王志刚
关键词:片上网络IEEE
复用NoC测试SoC内嵌IP芯核的测试规划研究被引量:2
2010年
测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台,用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。
赵建武师奕兵王志刚
关键词:片上网络
片上网络系统可测试性设计及测试技术研究
片上网络是一种新的片上互连结构,使用片上网络作为片上互连结构的微系统芯片称为片上网络系统。任何新的集成电路设计技术只有在它的测试方法发展完善后才能被广泛使用,对片上网络系统的测试正面临着巨大的挑战,迫切需要研究有效的测试...
赵建武
关键词:可测试性设计
文献传递
支持内嵌IP芯核测试的片上网络路由器技术研究被引量:3
2010年
微系统芯片测试中一个主要问题是对内嵌IP芯核的测试存取。对于基于片上网络的微系统芯片,可复用片上网络测试内嵌IP芯核,提出了支持内嵌IP芯核测试的片上网络路由器结构,分析讨论了测试模式下的无拥塞路由算法,片上网络路由器分析模型以及在片上网络平台上的测试存取链配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络,建立了片上网络测试平台,可用于分析被测芯核的测试时间和路由/交换算法。最后,使用测试基准电路集ITC’02中的微系统芯片基准电路d695进行了实验验证。
赵建武师奕兵王志刚骆晖
关键词:片上网络路由器路由算法
阵列声波井下仪器信号采集与处理系统
王志刚师奕兵张伟赵建武李焱骏张嘉伟
简要技术说明:  针对目前同类型系统环境适应性差、采集模式偏少、测速较慢等技术难题,同时也为克服国外测井公司对海外测井业务的技术限制。经与中海油田服务公司合作,该课题提出研制阵列声波井下仪器信号采集与处理系统,研究测井仪...
关键词:
关键词:阵列声波井下仪器信号采集
电成像测井仪器中ADC-BIST测试方法研究及实现被引量:1
2010年
模拟/数字转换器(ADC)是构成混合信号电路系统的基本器件。针对ADC测试中存在的问题,该文提出了一种新颖的使用斜坡信号作为测试激励的ADC内建自测试输出分析方法,相对于直方图分析方法,具有更短的测试时间,并且硬件资源开销较小。该方法除了可以测试ADC的差分非线性和积分非线性等静态参数,还可检测ADC的漏码特性。该文给出了两种完整的ADC内建自测试实现结构,可用于不同配置的混合信号电路系统。实验结果证明了所提出方法的有效性。
赵建武师奕兵王志刚
关键词:模拟数字转换内建自测试可测性设计
片上网络FIFOs的内建自测试方法研究被引量:22
2009年
片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法,论述了一种新颖的复用片上网络、共享内建自测试(BIST)结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。
赵建武师奕兵王志刚
关键词:片上网络内建自测试可测性设计
共1页<1>
聚类工具0