您的位置: 专家智库 > >

赵洪利

作品数:3 被引量:3H指数:1
供职机构:中国科学院微电子研究所更多>>
发文基金:国家自然科学基金更多>>
相关领域:电子电信更多>>

文献类型

  • 3篇中文期刊文章

领域

  • 3篇电子电信

主题

  • 2篇面密度
  • 2篇SOI
  • 1篇等效
  • 1篇电流
  • 1篇电流电压
  • 1篇电压
  • 1篇氧化物半导体
  • 1篇直流
  • 1篇态密度
  • 1篇能级
  • 1篇最小二乘
  • 1篇最小二乘拟合
  • 1篇界面态
  • 1篇界面态密度
  • 1篇金属氧化物半...
  • 1篇绝缘体上硅
  • 1篇半导体
  • 1篇背栅
  • 1篇NMOS器件
  • 1篇SOI器件

机构

  • 3篇辽宁大学
  • 3篇中国科学院微...

作者

  • 3篇刘魁勇
  • 3篇韩郑生
  • 3篇罗家俊
  • 3篇曾传滨
  • 3篇赵洪利
  • 2篇高林春
  • 1篇刘刚

传媒

  • 1篇半导体技术
  • 1篇微电子学与计...
  • 1篇微电子学

年份

  • 3篇2015
3 条 记 录,以下是 1-3
排序方式:
DCIV技术提取SOI器件前栅界面与背界面态密度被引量:1
2015年
直流电流电压(DCIV)方法不仅可以提取SOI器件前栅沟道界面态密度,也可应用于背界面态密度的提取.给出了具体的测试步骤与方法,以0.13μm SOI工艺制造的NMOS器件为测试对象,对前栅界面与背界面分别进行了测试.基于DCIV理论,将实验得到的界面复合电流值与理论公式做最小二乘拟合,不仅获得了各界面态密度,也得到界面态密度所在的等效能级.结果表明,采用了智能剥离技术制备的SOI NMOS器件背界面态密度量级为1010cm-2,前栅界面的态密度小于背界面的,量级为109cm-2,并给出了两界面态面密度所在的等效能级.
赵洪利高林春曾传滨刘魁勇罗家俊韩郑生
关键词:SOINMOS器件
部分耗尽SOI器件背栅界面陷阱密度的提取被引量:1
2015年
利用基于复合理论的直流电流电压法,提取SOI器件背栅界面陷阱密度。给出了具体的测试原理,以0.13μm SOI工艺制造的部分耗尽NMOS和PMOS器件为测试对象,分别对两种器件的背界面复合电流进行测试。将实验得到的界面复合电流值与理论公式作最小二乘拟合,不仅可以获得背界面陷阱密度,还可以得到界面陷阱密度所在的等效能级。结果表明,采用智能剥离技术制备的SOI器件的背界面陷阱密度量级均为1010cm-2,但NMOS器件的背界面陷阱密度略大于PMOS器件,并给出了界面陷阱密度所在的等效能级。
赵洪利高林春曾传滨刘魁勇罗家俊韩郑生
DCIV技术表征MOS/SOI界面陷阱能级密度分布被引量:3
2015年
基于直流电流电压(DCIV)理论和界面陷阱能级U型对称分布模型,可以获取硅界面陷阱在禁带中的分布,即利用沟道界面陷阱引起的界面复合电流与不同源/漏-体正偏电压(Vpn)的函数关系,求出对应每个Vpn的有效界面陷阱面密度(Neff),通过Neff函数与求出的每个Neff值作最小二乘拟合,将拟合参数代入界面陷阱能级密度(DIT)函数式,作出DIT的本征分布图。分别对部分耗尽的n MOS/SOI和p MOS/SOI器件进行测试,得到了预期的界面复合电流曲线,并给出了器件界面陷阱能级密度的U型分布图。结果表明,两种器件在禁带中央附近的陷阱能级密度量级均为109cm-2·e V-1,而远离禁带中央的陷阱能级密度量级为1011cm-2·e V-1。
赵洪利曾传滨刘魁勇刘刚罗家俊韩郑生
关键词:最小二乘拟合
共1页<1>
聚类工具0