您的位置: 专家智库 > 作者详情>张保宁

张保宁

作品数:8 被引量:0H指数:0
供职机构:中国电子科技集团第十四研究所更多>>
发文基金:江苏省科技支撑计划项目更多>>
相关领域:电子电信自动化与计算机技术更多>>

文献类型

  • 6篇专利
  • 2篇期刊文章

领域

  • 3篇电子电信
  • 1篇自动化与计算...

主题

  • 3篇电路
  • 3篇处理器
  • 3篇处理器芯片
  • 2篇电容失配
  • 2篇多比特
  • 2篇信号
  • 2篇失配
  • 2篇随机存取
  • 2篇随机存取存储...
  • 2篇转换器
  • 2篇总线
  • 2篇校准
  • 2篇逻辑层
  • 2篇模数转换
  • 2篇模数转换器
  • 2篇静态随机存取...
  • 2篇高速串行
  • 2篇高速串行总线
  • 2篇比特
  • 2篇并行总线

机构

  • 8篇中国电子科技...

作者

  • 8篇张保宁
  • 3篇蒋志焱
  • 3篇朱从益
  • 3篇谢书珊
  • 3篇吴俊杰
  • 2篇邓青
  • 1篇上官珠
  • 1篇徐定良
  • 1篇刘刚
  • 1篇张浩
  • 1篇朱德政
  • 1篇刘海涛

传媒

  • 1篇半导体技术
  • 1篇信息化研究

年份

  • 1篇2017
  • 1篇2015
  • 1篇2014
  • 1篇2012
  • 1篇2011
  • 2篇2010
  • 1篇2009
8 条 记 录,以下是 1-8
排序方式:
Array LDPC码解码器设计
2009年
Array-LDPC码是一种高码率的LDPC(低密度奇偶校验)码,具有高性能、易编码等特点,广泛应用于DSL(数字用户线)传输中。在分析Array LDPC码结构和MS(最小和)算法的基础上,提出一种在较低硬件复杂度下实现较高并行度的解码器架构。该架构显著降低了节点间的信息通信量,同时,用局部CPU之间有规律的信息传递取代了VPU与CPU之间复杂的信息交换,解决了硬件实现中的布线问题。设计结果表明,采用这种架构设计的(2209,2021)Array-LDPC解码器具有吞吐率高、结构简单的优点,在0.18μm CMOS工艺下,面积仅为2.4 mm2,而吞吐率可达到1.03 Gbps。
邓青张保宁刘刚
关键词:最小和算法并行度
模数转换器中多级多比特子电路的数字校准方法及电路
本发明涉及一种模数转换器中多级多比特子电路的数字校准方法,首先,设计外围控制电路,控制ADC的工作状态,使其对需要进行校准的子流水级电路进行控制,并对存在ADC内部的寄存器内的各子级的带有误差输出进行读取,进行误差计算,...
吴俊杰朱从益张保宁谢书珊
并行总线到RapidIO高速串行总线的转换装置
本发明为并行总线到RapidIO高速串行总线的转换装置,PowerPC系列处理器芯片7448处理节点的并行总线接口分别与RapidIO总线触发控制模块、存储器读写控制电路模块相连接,第一、二、三静态随机存取存储器分别与存...
张保宁蒋志焱
文献传递
一种开关电容型比较器的失调校正电路及其控制方法
本发明公开了一种开关电容型比较器的失调校正电路及其控制方法,所述电路包括开关电容性比较器、校正电路和输出电路。开关电容型比较器包含依次连接的差分输入电路、预放大器和锁存器。校正电路包含校准输出采样模块、校准处理模块和补偿...
朱从益张保宁吴俊杰
文献传递
模数转换器中多级多比特子电路的数字校准方法及电路
本发明涉及一种模数转换器中多级多比特子电路的数字校准方法,首先,设计外围控制电路,控制ADC的工作状态,使其对需要进行校准的子流水级电路进行控制,并对存在ADC内部的寄存器内的各子级的带有误差输出进行读取,进行误差计算,...
吴俊杰朱从益张保宁谢书珊
文献传递
并行总线到RapidIO高速串行总线的转换装置
本发明为并行总线到RapidIO高速串行总线的转换装置,PowerPC系列处理器芯片7448处理节点的并行总线接口分别与RapidIO总线触发控制模块、存储器读写控制电路模块相连接,第一、二、三静态随机存取存储器分别与存...
张保宁蒋志焱
文献传递
基于VPX总线、可重构信号处理模块
本发明涉及一种基于VPX总线、可重构信号处理模块包括高速板卡、前面板、散热盖板、模块插拔器、定位销、锁紧机构部件;高速板卡包括一块VPX 6U标准板型的高速印制板以及供电电路、MPC7448处理器芯片、MV64460桥接...
蒋志焱余锋张保宁钟凯上官珠唐大乐徐定良
基于RF接收机的过冲性能优化分析
2012年
可变增益控制是RF接收机的通用功能,它包括程控衰减器和放大器。可编程增益控制单元一般采用CMOS结构的开关器件。采用半导体制造技术制造的CMOS结构开关器件存在非理想特性,其中开关切换过程残留电荷是一种非理想特性。如果CMOS开关器件位于信号通路,开关切换残留电荷会传导到下一级电路,从而影响系统的瞬态性能,干扰RF接收机对获取信号的判断。通过在技术上的设计来减小开关过冲是CMOS结构开关器件的设计难点之一。针对这一特性,进行了理论分析并提出了解决方案。通过对几种解决方案的对比,给出了各自的特点。最后通过差分抑制过冲的实测结果分析,表明此方法具备较优效果。
谢书珊张保宁张浩刘海涛邓青朱德政
关键词:过冲电荷
共1页<1>
聚类工具0